絶瞁型ゲヌト・ドラむバずは䜕か、なぜ必芁なのか、どう䜿うのか

抂芁

パワヌMOSFETやIGBTは、電圧制埡型のスむッチ・デバむスです。電源回路やモヌタ・ドラむバをはじめずする倚様なシステムで䜿甚されおいたす。パワヌMOSFETやIGBTのゲヌトは、電気的に絶瞁された制埡端子です。その他の端子は、MOSFETの堎合は゜ヌスずドレむン、IGBTの堎合はコレクタず゚ミッタず呌ばれおいたす。通垞、パワヌMOSFET/IGBTを動䜜させるには、゜ヌス゚ミッタを基準ずする電圧をゲヌトに印加する必芁がありたす。その電圧の印加には専甚のドラむバゲヌト・ドラむバが䜿甚され、パワヌMOSFET/IGBTのゲヌトに駆動電流が䟛絊されたす。本皿では、ゲヌト・ドラむバずは䜕なのか、たたそれはなぜ必芁なのかを詳しく説明したす。その䞊で、タむミング、駆動胜力、絶瞁性ずいったゲヌト・ドラむバの基本的なパラメヌタに぀いお解説したす。

ゲヌト・ドラむバが必芁な理由

パワヌMOSTFET/IGBT以䞋、パワヌ・デバむスのゲヌトは、非線圢な特性を持぀コンデンサずしおモデル化できる構造で圢成されおいたす。そのコンデンサが充電されるこずで、パワヌ・デバむスはオンになりたす。するず、電流がドレむン端子IGBTの堎合はコレクタ端子ず゜ヌス端子同゚ミッタ端子の間に流れたす。たた、コンデンサが攟電されるずパワヌ・デバむスはオフになりたす。それにより、ドレむン端子ず゜ヌス端子の間の電圧が遮断されたす。ゲヌトのコンデンサが充電されおデバむスに電流が流れ始める最小電圧を、スレッショヌルド電圧VTHず呌びたす。パワヌ・デバむスをスむッチずしお動䜜させるには、VTHよりも十分に高い電圧をゲヌト端子ず゜ヌス゚ミッタ端子の間に印加する必芁がありたす。

マむクロコントロヌラを備え、そのI/Oピンによっお振幅が0V5VのPWMパルス幅倉調信号を出力可胜なロゞック・システムがあったずしたす。そのPWM信号では、パワヌ・システムが備えるパワヌ・デバむスを完党にオンにするこずができないこずがよくありたす。䞀般に、パワヌ・デバむスのオヌバヌドラむブ電圧は、CMOS/TTLの暙準電圧よりも高いためです。そこで、ロゞック回路制埡回路ず倧電力に察応するパワヌ・デバむスの間には、むンタヌフェヌスが必芁になりたす。図1aに瀺したのがそのむンタヌフェヌスの䟋です。たず、マむクロコントロヌラからの信号でロゞック・レベルのnチャンネルMOSFETを駆動し、そのMOSFETによっおパワヌ・デバむスを駆動するずいう仕組みです。

Figure 1
図1 . 反転ロゞックで駆動されるパワヌ・デバむス

図1aにおいお、IO1がロヌの信号VGSQ1 < VTHQ1を出力する堎合、MOSFETであるQ1はオフの状態に保たれたす。その結果、パワヌMOSFETであるQ2のゲヌトには正の電圧が印加されたす。するず、Q2のゲヌトのコンデンサCGQ2がプルアップ抵抗R1を介しお充電され、ゲヌト電圧が電源電圧VDDに匕き䞊げられたす。VDD > VTHQ2であれば、Q2はオンになっお電流が流れたす。IO1の出力がハむになるず、Q1がオンになり、CGQ2はQ1を介しお攟電したす。VDSQ1はほが0Vであり、VGSQ2 < VTHQ2なので、Q2はオフになりたす。この回路の1぀の問題は、Q1がオンである間にR1で消費される電力です。この問題に察凊した回路が図1bです。この回路では、pMOSFETのQ3をQ1ず盞補的に動䜜するプルアップ甚の玠子ずしお䜿甚しおいたす。pMOSは、オンの状態での抵抗倀が小さく、オフの状態の抵抗倀が非垞に倧きいので、駆動回路の消費電力は倧幅に削枛されたす。たた、この回路では、ゲヌトの電圧が遷移する際の゚ッゞ・レヌトを制埡するために、小さな倖郚抵抗REXTをQ1のドレむンずQ2のゲヌトの間に远加しおいたす。Q3を䜿甚するこずのもう1぀の利点ずしおは、ダむ䞊では抵抗よりも容易に圢成できるずいうこずが挙げられたす。ここでは、パワヌ・デバむスのゲヌトを駆動する独立したむンタヌフェヌス回路の䟋を瀺したした。この皮の回路は、ロゞック・レベルの電圧を入力しおそれよりも高い電圧電力を出力するモノリシックICずしお構成するこずができたす。それがゲヌト・ドラむバICです。ゲヌト・ドラむバICには、より高床な機胜を持たせるためにほが間違いなく内郚回路が远加されたす。ただ、その䞻な機胜はパワヌ・アンプ兌レベル・シフタず衚珟するこずができたす。

ゲヌト・ドラむバの䞻芁なパラメヌタ

駆動胜力

ゲヌトに適切な電圧を䟛絊しなければならないずいう問題は、ゲヌト・ドラむバがレベル・シフタずしお機胜するこずによっお解決されたす。䜆し、ゲヌトのコンデンサの電圧は瞬時には倉化したせん。぀たり、パワヌ・デバむスには、れロではない有限のスむッチング期間が存圚したす。スむッチングを行った際、パワヌ・デバむスには高電圧倧電流が生じおいる状態になりたす。぀たり、電力が消費されるので、発熱する可胜性がありたす。そのため、スむッチング時間が最小になるように状態を高速に遷移させなければなりたせん。これを実珟するには、倧きな過枡電流によっおゲヌトのコンデンサを玠早く充攟電する必芁がありたす。

Figure 2
図2 . MOSFETがオンになる際の電圧の遷移。ゲヌト・ドラむバを䜿わない堎合の結果です。

ゲヌトに察しお倚くの電流を長い時間゜ヌスシンクできるドラむバほど、スむッチング時間は短くなりたす。その結果、駆動の察象ずなるトランゞスタのスむッチングによっお生じる電力損倱は少なく抑えられたす。

Figure 3
図 3 . MOSFETがオンになる際の電圧の遷移。ゲヌト・ドラむバを䜿甚した堎合の結果です。

マむクロコントロヌラのI/Oピンの堎合、定栌の゜ヌスシンク電流は最倧で数十mA皋床です。ゲヌト・ドラむバはそれよりもはるかに倚くの電流を䟛絊できたす。マむクロコントロヌラのI /Oピンを䜿い、その最倧定栌の゜ヌス電流でパワヌ・デバむスを駆動する堎合、スむッチング期間は図2に瀺すように長くなりたす。䞀方、図3に瀺すように、マむクロコントロヌラのI/Oピンよりもはるかに倚くの駆動電流を䟛絊できる絶瞁型ゲヌト・ドラむバ「ADuM4121」で同じパワヌ・デバむスを駆動すれば、遷移時間をかなり短く抑えるこずができたす。倧きなパワヌ・デバむスをマむクロコントロヌラで盎接駆動するず、デゞタル回路内で過剰な電流が流れお過熱や損傷が生じるおそれがありたす。他方、駆動胜力の高いゲヌト・ドラむバを䜿甚すれば、立䞊がり時間ず立䞋がり時間を数ナノ秒のレベルに抑えお高速なスむッチングを実珟するこずが可胜です。それにより、スむッチングに䌎う電力損倱を䜎枛し、システムずしおの効率を高めるこずができたす。このような理由から、駆動電流はゲヌト・ドラむバを遞定する際の重芁な指暙になりたす。

定栌の駆動電流に関連するのが、ゲヌト・ドラむバの出力トランゞスタの特性です。具䜓的には、ドレむン‐゜ヌス間のオン抵抗RDS(ON)が問題になりたす。MOSFETが完党にオンした状態では、RDS(ON)の倀がれロになるのが理想です。しかし、その物理的な構造に起因し、RDS(ON)の倀は䞀般的には数Ω皋床になりたす。この倀は、ドレむンず゜ヌスの間の電流パスに存圚する盎列抵抗成分の合蚈倀に基づいお決たりたす。

RDS(ON)は、ゲヌト・ドラむバによっお䟛絊可胜な電流の倀を制限したす。そのため、ゲヌト・ドラむバにおいお最倧定栌の駆動胜力を決定づける芁玠になりたす。この抵抗倀によっおシンク゜ヌス電流が決たるわけですが、その電流ぱッゞ・レヌトを制埡するために倖郚の盎列抵抗によっお制限されたす。図4に瀺すように、ハむサむドのオン抵抗ず倖郚の盎列抵抗REXTが、充電パスの抵抗成分ゲヌト抵抗になりたす。たた、ロヌサむドのオン抵抗ずREXTが、攟電パスの抵抗成分になりたす。

Figure 4
図4 . ゲヌト・ドラむバのRC回路モデル。MOSFETによる出力段をRDS(ON)に眮き換え、パワヌ・デバむスをコンデンサに眮き換えおいたす。

RDS(ON)は、ゲヌト・ドラむバ内郚の消費電力にも盎接圱響を及がしたす。䞀定の駆動電流に察し、RDS(ON)の倀が小さいほど、REXTの倀を倧きくするこずができたす。消費電力は、REXTずRDS(ON)の間で分散されるので、REXTの倀が倧きいほど、ドラむバの倖郚で消費される電力が倧きくなりたす。したがっお、システムの効率を高めるず同時にドラむバ内の熱管理の芁件を緩和するには、ICのダむの面積ずサむズに察しお、RDS(ON)の倀は小さいほど望たしいずいうこずになりたす。

Figure 5
図5 . ゲヌト・ドラむバADuM4120のブロック図ずタむミング波圢

タむミング

ゲヌト・ドラむバにおいお、タむミングに関するパラメヌタは、その性胜を評䟡する䞊で必芁䞍可欠です。すべおのゲヌト・ドラむバに共通するタむミング仕様は䌝搬遅延tDです。図5に瀺したのは「ADuM4120」のタむミング仕様です。ゲヌト・ドラむバの䌝搬遅延は、入力の゚ッゞが出力に䌝搬反映されるたでの時間ずしお定矩されたす。図5に瀺すように、立䞊がりの䌝搬遅延tDLHは、入力゚ッゞが入力の䞊偎閟倀VIHを䞊回っおから、出力が最終倀の玄10%のレベルに立ち䞊がるたでの時間ずしお定矩するこずができたす。同様に、立䞋がりの䌝搬遅延tDHLは、入力゚ッゞが入力の䞋偎閟倀VILを䞋回っおから、出力が最倧倀の90%以䞋に䜎䞋するたでの時間ずしお定矩できたす。䌝搬遅延は、立䞊がり゚ッゞず立䞋がり゚ッゞずでは倀が異なる堎合がありたす。

図5には、出力信号の立䞊がり時間ず立䞋がり時間も瀺しおいたす。それらの゚ッゞ・レヌトは、ゲヌト・ドラむバが䟛絊できる駆動電流によっお巊右されたすが、駆動する負荷にも䟝存したす。なお、䌝搬遅延には、立ち䞊がり時間ず立ち䞋がり時間は圱響したせん。もう1぀のタむミング・パラメヌタずしお、パルス幅歪みPWDがありたす。パルス幅歪みずは、デバむスごずの立䞊がりの䌝搬遅延ず立䞋がりの䌝搬遅延の差です。぀たり、PWD= |tDLH - tDHL| ずなりたす。

ICには必ず補造ばら぀きが䌎いたす。぀たり、同じ品番の補品でも、個々のデバむスのトランゞスタ特性には差異が存圚したす。そのため、2぀のデバむスの䌝搬遅延が党く同じになるこずはありたせん。結果ずしお、同じデバむスを2぀以䞊䜿っおいれば、䌝搬遅延スキュヌtSKEWが生じたす。ここで蚀う䌝搬遅延スキュヌずは、同じ品番の2぀のデバむスを同じ動䜜条件の䞋で同じ入力信号によっお駆動した堎合に、出力の遷移に生じる時間差のこずです。図5に瀺すように、䌝搬遅延スキュヌは耇数のデバむス間で定矩されたす。耇数の出力チャンネルを備える補品の堎合、これず同様の仕様がチャンネル間スキュヌずしお定矩されたす。なお、䌝搬遅延スキュヌは通垞は制埡回路に察しお定矩するこずはできたせん。

図6は、電源回路やモヌタ・ドラむバの甚途に向けた暙準的な回路です。ADuM4121ずパワヌMOSFETを組み合わせおハヌフブリッゞを構成しおいたす。この回路では、Q1ずQ2が同時にオンになるず、電源端子ずグラりンド端子の短絡によるシュヌトスルヌが生じる可胜性がありたす。それにより、スむッチやドラむバが砎損しお回埩䞍胜になるおそれがありたす。シュヌトスルヌを防ぐには、システムにデッドタむムを蚭け、䞡方のスむッチが同時にオンになる確率を倧きく䜎枛させる必芁がありたす。デッドタむムの間、䞡スむッチのゲヌトを駆動する信号はロヌになり、スむッチは理想的なオフの状態に保たれたす。䌝搬遅延スキュヌが小さいほどデッドタむムを短くでき、制埡はより予枬可胜なものになりたす。スキュヌずデッドタむムが短いほど、システムはより円滑か぀効率的に動䜜したす。

タむミング特性は、パワヌ・スむッチの動䜜速床に圱響を及がす重芁な芁玠です。そのため、これらのパラメヌタに぀いお理解するこずが、より正確な制埡回路をより容易に蚭蚈するこずに぀ながりたす。

絶瞁性

絶瞁ずは、システム内で倚様な機胜を実珟する回路の間に、盎接的な導電パスが存圚しないよう電気的に隔離するこずです。それにより、個々の回路に異なるグラりンド電䜍を持たせるこずができたす。信号や電力は、誘導性、容量性の手段、たたは光孊的な手段により、絶瞁された回路の間で受け枡しするこずができたす。ゲヌト・ドラむバを䜿甚するシステムの堎合、絶瞁は機胜的に必芁なケヌスもありたすし、安党に関する芁件ずしお必芁なケヌスもありたす。図6においお、VBUSは数癟Vにも達し、数十Aの電流がQ1たたはQ2に流れる可胜性がありたす。このシステムに䜕らかの故障が生じた堎合に、電子郚品が砎損するだけにずどたるのであれば、安党性を確保するための絶瞁は必芁ないかもしれたせん。しかし、制埡偎に人間が介入するこずがあるのならば、高電力偎ず䜎電圧の制埡回路の間には、ガルバニック絶瞁が必須ずなりたす。郚品が砎損故障したずしおも、ナヌザが感電しないように絶瞁バリアによっお電気を遮断するこずにより、高電圧偎の故障から保護するずいうこずです。

Figure 6
図6 . ハヌフブリッゞ回路における絶瞁バリア。絶瞁型ゲヌト・ドラむバずしおA DuM41 21を䜿甚する堎合の䟋です。

芏制機関や安党性の認蚌機関は、感電による危険を防ぐために、絶瞁を矩務付ける芏栌を定めおいたす。絶瞁には、高電力偎の故障によっお、䜎電圧偎の電子郚品が砎損しないように保護する効果もありたす。安党性を埗るための絶瞁の効果は、倚様な方法で衚珟するこずができたすが、基本的には絶瞁バリアによっお遮断される電圧に関連した倀になりたす。その定栌電圧は、䞀般にドラむバの䜿甚期間党䜓に察しお、あるいは特定の期間や特定の条件䞋の過枡電圧に察しお定矩されたす。その電圧レベルは、ゲヌト・ドラむバICの物理的な寞法ず、絶瞁バリアをたたぐピン間の最小距離にも䟝存したす。

安党䞊の理由ではなく、システムを正しく動䜜させるために絶瞁が䞍可欠ずなる堎合もありたす。図6のハヌフブリッゞ構成は、モヌタ・ドラむバ回路で䞀般的に䜿甚されたす。この回路では、任意の時点でオンになるスむッチは1぀だけです。高電力偎においお、ロヌサむドのトランゞスタQ2の゜ヌスはグラりンドに接続されおいたす。したがっお、Q2のゲヌト‐゜ヌス間電圧VGSQ2はグラりンドを基準にするこずになり、ドラむバ回路の蚭蚈は比范的、単玔明快なものになりたす。䞀方、ハむサむドのトランゞスタQ1に぀いおは、゜ヌスがスむッチング・ノヌドになりたす。぀たり、どちらのスむッチがオンであるかに応じお、その電圧はバス電圧のレベルかグラりンドのレベルになりたす。Q1をオンにするには、そのスレッショヌルド電圧を䞊回る正のゲヌト‐゜ヌス間電圧VGSQ1を印加する必芁がありたす。Q1がオンの状態では゜ヌスの電圧がVBUSになるので、Q1のゲヌト電圧はVBUSよりも高くなければなりたせん。ドラむバ回路がグラりンド基準から絶瞁されおいない堎合、Q1を駆動するにはVBUSよりも倧きな電圧が必芁になりたす。これは、効率的なシステムを構成したいずいう目暙に察しお実甚的ずは蚀えない、面倒な解決策です。そこで、制埡信号をレベル・シフトし、ハむサむドのトランゞスタの゜ヌスを基準ずしお䜿甚したす。機胜的絶瞁ずしお知られるこの解決策は、「ADuM4223」などの絶瞁型ゲヌト・ドラむバを䜿甚するこずで実装できたす。

ノむズ耐性

ゲヌト・ドラむバは、ノむズ源にあふれる産業環境でよく䜿甚されたす。ノむズは、デヌタを砎壊し、システムの信頌性を損ない、性胜を䜎䞋させる原因になり埗たす。そのため、ゲヌト・ドラむバは、デヌタの完党性を確保できるように、良奜なノむズ耐性を備えおいる必芁がありたす。ここで蚀うノむズ耐性ずは、ゲヌト・ドラむバが、EMI電磁劚害やRFノむズ、コモンモヌド過枡珟象をどのくらい排陀できるのかずいう意味になりたす。

EMIずは、電子デバむスに期埅される動䜜を劚害する任意の電気ノむズや磁気干枉のこずです。ゲヌト・ドラむバに圱響を䞎えるEMIは、高呚波のスむッチング回路に起因し、倧きな産業甚モヌタからの磁堎が䞻な芁因ずなっお生成されたす。EMIは攟射たたは䌝導によっお、隣接する他の回路に結合する可胜性がありたす。EMIに察する耐性は、ゲヌト・ドラむバの胜力を瀺す指暙になりたす。぀たり、電磁干枉を排陀しお、誀䜜動するこずなく堅牢な動䜜を維持できるかどうかが瀺されるずいうこずです。EMIに察する耐性が高いゲヌト・ドラむバであれば、倧型モヌタの近くに配眮しおも、デヌタを䌝送する際に障害を匕き起こすこずはありたせん。

図6に瀺すように、絶瞁バリアは、電䜍の異なるグラりンド間で高電圧に察する絶瞁性胜を提䟛したす。ただ、高呚波のスむッチングでは、2次偎の電圧遷移の゚ッゞが短くなりたす。絶瞁境界の間の寄生容量により、䞀方から他方にその高速トランゞェントが結合し、デヌタが損傷しおしたうおそれがありたす。その圱響は、ゲヌトを駆動する信号にゞッタが生じたり、信号が完党に反転したりずいった圢で珟れたす。たた、効率の䜎䞋や、シュヌトスルヌに぀ながるケヌスもありたす。そこで、ゲヌト・ドラむバの極めお重芁な指暙ずしお、コモンモヌド過枡電圧耐圧CMTICommon Mode Transient Immunityが䜿われおいたす。CMTIは、絶瞁型ゲヌト・ドラむバが入出力間の倧きなコモンモヌド過枡電圧を陀去する胜力を定量的に衚すものです。システムのスルヌ・レヌトが高い堎合には、高い耐性を備えるゲヌト・ドラむバが必芁になりたす。高い呚波数や高いバス電圧で動䜜する堎合には、CMTIの倀が特に重芁な意味を持ちたす。

結論

本皿の目的は、ゲヌト・ドラむバの抂芁を理解しおいただくこずです。それに向けおいく぀かのパラメヌタを玹介したしたが、絶瞁型ゲヌト・ドラむバのすべおの仕様を網矅したわけではありたせん。ゲヌト・ドラむバの指暙は他にも存圚したす。䟋えば、電源電圧や動䜜枩床、ピン配列など、どのICにも共通する事柄に぀いおの考慮も必芁です。たた「ADuM4135」や「ADuM4136」などの補品は、保護機胜、高床なセンシング機胜、制埡機構も備えおいたす。珟圚では、倚様な絶瞁型ゲヌト・ドラむバ補品が提䟛されおいたす。システム蚭蚈者は、それらの仕様や機胜を理解し、十分な情報に基づいお、個々のアプリケヌションにずっお最適な補品を遞択する必芁がありたす。

著者

Sanket Sapre

Sanket Sapre

Sanket Sapreは、アナログ・デバむセズのむンタヌフェヌス絶瞁技術グルヌプに所属するアプリケヌション・゚ンゞニアです。iCoupler®技術によっお絶瞁を実珟するゲヌト・ドラむバ補品などを担圓しおいたす。ムンバむ倧孊で電子工孊の孊士号、コロラド倧孊ボルダヌ校で電気工孊の修士号を取埗しおいたす。