AD9174
新規設計に推奨デュアル、16ビット、12.6 GSPS RF DACおよびDDS(ダイレクト・デジタル・シンセサイザ)
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格:$564.96
製品の詳細
- マルチバンド・ワイヤレス・アプリケーションをサポート
- RF DACごとに3チャンネルのバイパス可能な複素データ入力チャンネル
- 入力チャンネルあたり3.08 GSPSの最大複合入力データ・レート
- 1入力チャンネルあたり1個の独立したNCO
- 独自の低スプリアス/低歪み設計
- 2トーンIMD3 = 1.84GHz、−7dBFS/トーンRF出力で−83dBc
- SFDR <−80dBc(1.84GHz、−7dBFS RF出力時)
- 8レーン、15.4Gbpsの柔軟なJESD204Bインターフェース
- シングルバンドおよびマルチバンドの用途をサポート
- データ・スループットを増やすための12ビット高密度モードをサポート
- 複数のチップの同期
- JESD204Bのサブクラス1をサポート
- 一連の入力データ・レートに対応する選択可能なインターポレーション・フィルタ
- 構成可能データ・チャンネル・インターポレーション:1×、2×、3×、4×、6×、8×
- 構成可能最終インターポレーション:1×、2×、4×、6×、8×、12×
- DACレートで動作する48ビットの最終NCOで最大6GHzの周波数シンセシスをサポート
- 伝達有効化関数による、さらなる節電と後段回路の保護
- 高性能、低ノイズPLLクロック逓倍器
- 12.6GSPS DAC更新レートをサポート
- 分周比を選択可能なオブザベーションADCクロック・ドライバ
- 低消費電力
- 12GSPS、DAC PLLで2DACの2.54W、10mm × 10mm、金属強化サーマル・リッド付き144ボールBGA_ED、0.80mmピッチ
AD9174は、最大12.6GSPSのDACサンプル・レートをサポートする高性能なデュアル16ビットD/Aコンバータ(DAC)です。15.4Gbpsの8レーンJESD204Bデータ入力ポート、高性能オンチップDACクロック逓倍器に加えて、DC~無線周波数(RF)のシングルバンドとマルチバンドのワイヤレス・アプリケーションを対象としたデジタル信号処理機能を特徴としています。
AD9174には、RF DACデータパスあたり3つの複素データ入力チャンネルが搭載されています。各入力チャンネルは完全にバイパス可能です。各データ入力チャンネル(またはチャネライザ)は、設定変更可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器(NCO)を備えているので、マルチバンド周波数の設計を柔軟に行えます。AD9174は、最大3.08GSPS複素数(同相/直角位相(I/Q))または6.16GSPS非複素数(リアル)までの入力データ・レートがサポートされている他、個々の処理に割り当てられたチャンネルに対する乗算複素数入力データストリームを配分する機能があります。3つのチャネライザの各グループは、必要であれば、追加処理のため各主データパスに集計されます。各メイン・データパスでは、RF DACコアの前に、1個のインターポレーション・フィルタと1個の48ビット・メインNCOが備わっています。変調器スイッチを使用すると、主データパスのアウトプットは、単一DACとして動作するDAC0か、デュアル中間周波数DAC(IF DAC)として動作するDAC0およびDAC1のどちらかに転送されます。
また、AD9174ではチャネライザをバイパスする超広帯域幅データ・レート・モードがサポートされ、主データパスは、単一16ビットDACとしては最大6.16 GSPS、デュアル16ビットDACとしては最大3.08 GSPS、デュアル12ビットDACとしては最大4.1 GSPSのデータ・レートを提供します。
更に、AD9174の主NCOブロックスは31式の32ビットNCOがあり、それぞれ独立した位相アキュムレータを備えています。NCOをプログラムする80 MHzのシリアル周辺機器インターフェース(SPI)を組み合わせることで、動作中にNCO周波数が連続的に調整されるアプリケーションにta対しフェーズ・コヒーレントおよび高速周波数ホッピングを可能にします。
AD9174は144ボールBGA_EDパッケージを採用しています。
アプリケーション
- ワイヤレス通信インフラストラクチャ
- マルチバンド基地局無線
- マイクロ波/Eバンド・バックホール・システム
- 計測器、自動試験装置(ATE)
- レーダーと電波妨害装置
製品のハイライト
- 低消費電力のマルチチャンネル、デュアルDAC設計により、高帯域幅アプリケーションやマルチチャンネル・アプリケーションにおいて、性能を維持しながら消費電力を削減できます。
- RF DACあたり3つのバイパス可能な複素データ入力チャンネルを使用するか、内蔵変調器スイッチを用いる場合は2つのメイン・データパスを2つの広帯域複素データ・チャンネルとして使用する構成により、シングルバンドとマルチバンドのワイヤレス・アプリケーションをサポートします。
- 最大複素データ・レート(IまたはQあたり)は、16ビット分解能で最大3.08GSPS、12ビット分解能で最大4.1GSPSです。AD9174はデュアルDACとして構成することも可能で、各DACは独立したJESD204Bリンクを介して前述のデータ・レートで動作します。
- 超広帯域幅のシングルDACモードにより、16ビットの分解能で最大6.16GSPSまでのデータ・レートをサポートします。
ドキュメント
データシート 2
ユーザ・ガイド 2
技術記事 2
デバイス・ドライバ 1
サードパーティ・ソリューション 2
Analog Dialogue 2
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
AD9174BBPZ | 144 ball (10x10x1.71 w/6.6 mm EP) | ||
AD9174BBPZRL | 144 ball (10x10x1.71 w/6.6 mm EP) |
これは最新改訂バージョンのデータシートです。
ソフトウェア・リソース
デバイス・ドライバ 1
評価用ソフトウェア 0
必要なソフトウェア/ドライバが見つかりませんか?
ハードウェア・エコシステム
ツールおよびシミュレーション
DAC Companion Transport Layer RTL Code Generator
These command line executable tool generates a Verilog module which implements the JESD204 transmitter transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
ツールを開くADIsimPLL™
ADIsimPLLは、アナログ・デバイセズの新しい高性能PLL製品の迅速で信頼性の高い評価を可能にします。これは、現在利用できる最も包括的なPLLシンセサイザ設計およびシミュレーション・ツールです。実施されるシミュレーションには、PLL性能に影響を与える重要な非線形効果がすべて含まれます。ADIsimPLLは、設計プロセスから1回以上の反復作業を削除し、設計から市場投入までの時間を短縮します。
ツールを開く