AN-1370: ADF7242 Pmod评估板采用Johanson Technology, Inc., 2450AT18A100芯片天线的设计实现

Glaizel Arinuelo 下载 PDF

简介

由于射频(RF)通信技术的持续创新，许多新的设计开始提供 小尺寸2.4 GHz频段无线模块连接。本应用笔记介绍2.4 GHz 无线收发器外设模块(Pmod™)评估板 EVAL-ADF7242-PMDZ的使用和设计实现，该评估板使用 ADF7242收发器和 Johanson 2450AT18A100芯片天线。芯片天线使ADF7242评估板更紧凑，性价比更高，而且更易使用。本应用笔记包括印刷电路板(PCB)布局考虑和仿真，用以在给定功率量的情况下实现ADF7242最佳性能。

ADF7242是ADI公司的一款低功耗收发器IC，工作在2400 MHz至2483.5 MHz的工业、科研和医疗(ISM)频段。它是一款全面的集成式收发器解决方案，性能出色，适合各种各样的无线网络应用。ADF7242有两个差分RF端口(RFIO1和RFIO2)，支持天线分集，并且具有可编程数据速率、调制功能以及最高3 dBm的输出功率。关于ADF7242的完整技术规格，请参阅ADF7242数据手册。

ADF7242有一个现成的评估板 EVAL-ADF7242DB1Z，后者在其母板 EVAL-ADF7XXXMB3Z上使用鞭形天线。EVAL-ADF7242-PMDZ设计利用Pmod连接器为ADF7242和主机微控制器提供简单且合适的编程接口连接。这使得客户可以在不同应用中使用ADF7242。2.4 GHz无线收发器的应用包括ZigBee、家庭自动化、消费电子、监控和远程控制。把EVAL-ADF7242DB1Z变为低成本、0.8英寸宽、小尺寸的EVAL-ADF7242-PMDZ，可以使其更紧凑、更易使用，同时性能不会下降。

EVAL-ADF7242-PMDZ是一款灵活且易于使用的解决方案，因为它支持采用Pmod兼容扩展端口(可配置为串行端口接口SPI)的RF到现场可编程门阵列(FPGA)或处理器应用系统。

Figure 1. Typical Application Interface System.
图1. 典型应用接口系统

芯片天线描述

芯片天线是一种四分之一波长单极子天线，与印刷电路板(PCB)接地层一起形成一个双极系统。本电路使用2450AT18A100 Johanson Technology迷你型2.45 GHz天线，它是一个3.2 mm × 1.6 mm陶瓷表贴元件。设计PCB布局时，请参阅天线数据手册。数据手册提供了详实的布局规范，包括有或无匹配电路时的安装考虑、接地层间隙以及带匹配电路的受控阻抗馈线。

在RF前端和天线之间提供完美的50 Ω共面波导或馈线是很困难的，因此，芯片天线之前应有一个π形或T形匹配网络。利用该匹配网络还可以调谐天线，使其工作在期望频率并获得最佳性能。为将最大功率传输到芯片天线，应加入一条50 Ω受控阻抗走线和一个精密匹配电路。


天线规格


表1列出了2450AT18A100芯片天线的详细规格。

表1. Johanson 2450AT18A100芯片天线
参数参数 值
频率范围 2400 MHz 至2500 MHz
峰值增益 典型值0.5 dBi (XZ-V)1
平均增益 典型值−0.5 dBi (XZ-V)1
回损 最小值9.5 dB
输入功率 最大值2 W(连续波)
阻抗 50 Ω
工作温度范围 −40°C 至 +125°C
1XZ-V表示XZ垂直。

机械尺寸


图2显示了芯片天线的机械尺寸。

Figure 2. Mechanical Dimensions.
图2. 机械尺寸

安装考虑


图3显示了芯片天线的安装考虑。

Figure 3. Mounting Considerations.
图3. 安装考虑

天线性能


表1给出的2450AT18A100芯片天线详细规格，以及图2和图3所示的天线性能和特性，均源于天线数据手册。该芯片天线归Johanson Technology Inc.所有，后者是一家独立公司，与ADI公司无任何关联。对于Johanson 2450AT18A100或任何 其他Johanson Technology产品，ADI公司不提供任何担保或保证。

图4、图5和图6源于2450AT18A100芯片天线数据手册，显示 了该芯片天线配合Johanson Technoloy评估板使用时的实际性 能。芯片天线所用的评估板不同，其性能结果也会不同。

Figure 4. Return Loss with Matching Circuit at 25°C.
图4. 25°C时带匹配电路的回损
Figure 5. VSWR with Matching Circuit at 25°C and 125°C.
图5. 25°C和125°C时带匹配电路的VSWR
Figure 6. S11 on a Smith Chart.
图6. 史密斯图上的S11
Figure 7. 2450AT18A100 Chip Antenna Typical Radiation Pattern, XY Cut at 2.4 GHz (25°C).
图7. 2450AT18A100芯片天线典型辐射图，XY切割、2.4 GHz (25°C)
Figure 8. 2450AT18A100 Chip Antenna Typical Radiation Pattern, XZ Cut at 2.4 GHz (25°C).
图8. 2450AT18A100芯片天线典型辐射图，XZ切割、2.4 GHz (25°C)
Figure 9. 2450AT18A100 Chip Antenna Typical Radiation Pattern, YZ Cut at 2.4 GHz (25°C).
图9. 2450AT18A100芯片天线典型辐射图，YZ切割、2.4 GHz (25°C)

评估板方案设计

EVAL-ADF7242-PMDZ硬件包括ADF7242 2.4 GHz低功耗收发器、SPI通信接口(Pmod)、巴伦、匹配电路和RF芯片天线。该板由来自Pmod连接器的3.3 V电源直接供电，在接收和发送模式下的功耗均非常低。

差分RF端口包括一个10 nF耦合电容，这是数据手册要求提供的。在发射机部分，ADF7242有一个最优功率放大器(PA)，其匹配阻抗为43.7 + 35.2j Ω，最大输出功率为3 dBm。在接收机部分，它有一个低噪声放大器(LNA)，其在RFIO1端口的输入阻抗为50.2 – 52.2j Ω，在RFIO2端口的输入阻抗为74.3 – 10.7j Ω。一个由Johanson Technology开发的阻抗匹配滤波器巴伦将这些阻抗匹配到50 Ω的天线源阻抗。该巴伦还起到单端转差分作用。滤波器巴伦的50 Ω不平衡端口之后是一个π形匹配电路，用以适当调谐芯片天线，从而获得最佳天线性能。关于正确布局的原则，请参见本应用笔记的“评估板布局”部分。

图10显示了EVAL-ADF7242-PMDZ硬件，图11显示了ADF7242和天线之间的简化连接电路。

Figure 10. EVAL-ADF7242-PMDZ Hardware.
图10. EVAL-ADF7242-PMDZ硬件
Figure 11. Simplified Connection Circuit Between the ADF7242 and the Chip Antenna.
图11. ADF7242和芯片天线之间的简化连接电路

一般规格

表2显示了EVAL-ADF7242-PMDZ评估板在如下条件实现的典型性能： VDD = 3.3 V、 TA = 25°C、fCHANNEL= 2450 MHz、RFIO2端口。

表2. 采用2450AT18A100芯片天线的EVAL-ADF7242-PMDZ的典型性能
参数 值
输出功率 3 dBm
传输范围 100 m(250 kbps时)
电流消耗 19 mA(Rx模式)
  21.5 mA(Tx模式， PO = 3 dBm)

评估板布局

图12显示了EVAL-ADF7242-PMDZ的PCB布局，请特别注意两根正交安装的芯片天线(FL1和FL2 )的位置。该布局使用ADF7242的双路差分R F端口接口，其可配置为天线分集。电路板布局的Gerber文件可从 www.analog.com/EVAL-ADF7242-PMOD下载。

Figure 12. EVAL-ADF7242-PMDZ Board Layout Highlighting the Chip Antenna Placement.
图12. EVAL-ADF7242-PMDZ电路板布局，突出显示了芯片天线位置

EVAL-ADF7242-PMDZ是基于Digilent Pmod接口规范的Pmod尺寸评估板。表3详细说明了12引脚连接器的标准引脚排列。

表3. Pmod接口连接器(P1)信号描述(SPI通信)
引脚编号 信号 描述
1 CS 片选
2 SDI 串行数据输入
3 SDO 串行数据输出
4 SCLK 串行时钟
5 GND 电源地
6 VCC 电源(3.3 V)
7 IRQ1 中断请求输出1
8 NC 不连接
9 IRQ2 中断请求输出2
10 NC 不连接
11 GND 电源地
12 VCC 电源(3.3 V)

PCB布局考虑

为了在RF路径和芯片天线之间实现最佳性能，设计PCB布 局时应注意如下事项：

  • EVAL-ADF7242-PMDZ利用巴伦滤波器实现阻抗匹配并 提供单端转差分功能。巴伦的接地引脚处需要通孔。
  • 电路板边缘周围的拼接应接地，以消除耦合和槽隙辐射。
  • 稳压器电容和去耦电容应尽可能靠近收发器IC放置。
  • 仔细设计PCB走线以匹配天线的50 Ω阻抗。PCB走线的 阻抗取决于PCB材料的介电常数、走线宽度和距离接地 层的高度。
  • 芯片天线不得接触周围的接地层，其间的距离参见 2450AT18A100芯片天线数据手册的规定。
  • 确保从巴伦到天线的PCB走线尽可能短。
  • π形匹配电路应靠近芯片天线，其间保持特定距离。
  • 按照2450AT18A100芯片天线数据手册所述正确安装芯 片天线。

PCB布局仿真

设计RF PCB布局时，应利用仿真验证PCB布局不会影响RF路径的性能。为使PCB走线匹配50 Ω(史密斯图在期望频率处的中心)，需要在实际评估板上使用π形匹配电路。

PCB布局仿真利用Keysight高级设计系统(ADS)仿真工具来全面测试并优化PCB设计。仿真从ADF7242的RF差分端口一直进行到芯片天线。

图14显示了仿真等效设置原理图。对于图15至图17所示的每条走线，原理图中的各模块包含利用ADS仿真工具提取的S参数文件。原理图还包括所用各RF前端器件的S参数文件，这些文件来自具体器件的制造商。

图13显示了EVAL-ADF7242-PMDZ PCB评估板的FR-4基板 材料。

Figure 13. EVAL-ADF7242-PMDZ Substrate Material.
F图13. EVAL-ADF7242-PMDZ基板材料
Figure 14. Simulation Equivalent Schematic.
图14. 仿真等效原理图
Figure 15. Trace from Decoupling Capacitor to Balun Balanced Port.
图15. 从去耦电容到巴伦平衡端口的走线
Figure 16. Trace from Balun Unbalanced Port to Matching Circuit.
图16. 从巴伦不平衡端口到匹配电路的走线
Figure 17. Trace from Matching Circuit to Chip Antenna.
图17. 从匹配电路到芯片天线的走线

PCB布局仿真结果

图18和图19显示了在ADS上执行仿真的结果。S参数描述RF 路径在功率传输、增益、损耗和频率响应方面的性能。

Figure 18. Return Loss.
图18. 回损
Figure 19. Insertion Loss.
图19. 插入损耗

回波损耗衡量从馈线反射的功率量，是天线的常用参数，通常表示为S11，单位为dB。图19表明RF在2.400 GHz辐射，S11 = −18.139 dB。它比可接受的−10 dB到−15 dB回损更有效，仅反射1.58%的功率。

PCB布局可接受的插入损耗低于1 dB。为了优化RF性能，应使PCB的容许插入损耗最大化。图19表明，−0.084 dB的插入损耗对传输功率的影响极小。

图20显示了天线馈线的对应阻抗测量结果。史密斯图上的阻抗曲线有助于确定应当如何调谐以改善天线在期望工作频率时的性能。

Figure 20. Corresponding Impedance Measurements.
图20. 对应阻抗测量结果

总结

EVAL-ADF7242-PMDZ采用芯片天线的设计和实现已通过ADS仿真工具进行验证。确定仿真需要的RF参数很重要，如回损、插入损耗和PCB布局的阻抗等，因为这些参数对评估板的实际RF性能有重大影响。正确设计PCB布局和RF器件可使ADF7242和2450AT18A100芯片天线发挥最佳性能。

参考文献

2450AT18A100数据手册，迷你型2.45 GHz天线，Johanson Technology, Inc.，2014年。

JTI芯片天线安装与调谐技术，Johanson Technology, Inc.

作者

Generic_Author_image

Glaizel Arinuelo