AN-2569: 4 ピンまたは6 ピン端子ブロックを用いたPLC およびDCS ユニバーサル・アナログ入力

回路の機能とその利点

図1 に示す回路には、プログラマブル・ロジック・コントローラ(PLC)および分散型制御システム(DCS)モジュールに適した、16 ビット、完全絶縁型のユニバーサル・アナログ入力チャンネルが2 つあります。いずれのチャンネルも設定可能であり、図2 に示すように、多数の電圧、電流範囲、熱電対、および測温抵抗体(RTD)タイプに対応しています。

図1. 機能ブロック図(簡略図:接続の一部およびデカップリングは非表示)

図1. 機能ブロック図(簡略図:接続の一部およびデカップリングは非表示)

図2. ユニバーサル・アナログ入力の概要

図2. ユニバーサル・アナログ入力の概要

チャンネル2(CH2)を用いた場合、電圧、電流、熱電対、およびRTD 入力はすべて同じ4 つの端子を共用しているため、必要な端子ピンの数が最小限に抑えられます。チャンネル1(CH1)を用いた場合は、電圧および電流入力が3 つの端子の組を共用し、熱電対およびRTD 入力が別の3 つの端子の組を共用しています。この構成では、より多くの端子が必要になりますが、部品数および部品コストは減少します。

回路の説明

データ変換には、オンチップの計装アンプおよびリファレンスを備えた低ノイズ、16 ビット、Σ-Δ ADC であるAD7795 を使用します。オンチップの計装アンプと電流源は、RTD および熱電対測定に完全なソリューションを提供します。電圧および電流入力には、CMRR が90dB 以上の計装アンプAD8226 を用いて、高い入力インピーダンスを提供し、コモンモード干渉を排除します。電圧および電流信号は、高精度抵抗デバイダを用いてADC の範囲に合わせて調整されます。

超低ノイズ、低ドロップアウトのXFET® 2.5V 電圧リファレンスADR441 は、ADC のリファレンスとして使用します。

CH2 の場合、低RON のラッチアップ・プルーフ・スイッチADG442 を用いて、電圧、電流、熱電対、およびRTD 入力モードを切り替えます。

外部トランスを用いた±15V の絶縁型電源の生成に使用されるクワッドチャンネル・アイソレータを備えたPWM コントローラおよびトランス・ドライバであるADuM3471 を用いて、デジタル・アイソレーションと電源絶縁を実現します。トリプル・チャンネル・デジタル・アイソレータADuM1311 も、ADG442スイッチの制御ラインを絶縁するために、4 ピン端子ブロック回路に使用されます。

36V降圧DC/DCレギュレータADP2441 は、入力電源の許容範囲が広いため、24V の工業用電源を受け入れるのに最適です。ADP2441 は最大36V を受け入れるため、電源入力の信頼性の高いトランジェント保護がより容易に実現できます。入力電圧を5V まで下げて、ADuM3471 および他のすべてのコントローラ側回路に給電します。この回路は、24V 電源端子での標準的な外部保護機能も内蔵しています。

ADP2441 は、低電圧ロックアウト(UVLO)、高精度イネーブル、パワー・グッド・ピン、過電流制限保護など、その他の多くの安全および信頼性機能も備えています。また、24V 入力、5V 出力の構成で最大90%の効率を実現できます。

ハードウェア

図3 に、4 ピン端子ブロックを含むチャンネルと6 ピン端子ブロックを含むチャンネルの位置を示します。また、24V 電源入力の位置も示しています。

図3. チャンネルの位置

図3. チャンネルの位置

チャンネル選択


表1 に示すように、CH1 とCH2 の間に電源信号とSPI 信号の両方を設定するには、ジャンパを挿入して切り替える必要があります。

表1. チャンネル選択の構成設定
Link No. Digital Function Link Position to Selection CH1, 6-Pin Terminal Block Link Position to Select CH2, 4-Pin Terminal Block
JK0 5 V supply CH1 CH2
JK1 SCLK CH1 CH2
JK2 CS CH1 CH2
JK3 DIN CH1 CH2
JK4 DOUT CH1 CH2
JK11 TEMP_CS Not inserted Inserted

電源構成


24V 電源は、基板のコントローラ側に給電します。あるいは、5V 電源を用いて、ADP2441 回路をバイパスすることも可能です。この5V 入力には過電圧保護がないため、6V を超えないようにします。使用する電源は必ず、表2 に示すように、J4 リンク・オプションを用いて構成する必要があります。

表2. 外部電源の構成設定
Link No. Link Position to Select 24 V Input (Default) Link Position to Select 5 V Input (Default)
J4 VCC1 VCC2

絶縁バリアのアナログ入力側では、アナログ回路に5V の安定化電圧を供給するための選択肢が2 つあります。リニア・レギュレータADP1720 を用いて15V を5V まで降圧するか、あるいは、ADuM3471 の内蔵5V レギュレータを使用できます。表3 に、それぞれのリンク構成を示します。

表3. フィールド5V 電源の構成設定
Link No. Link Position for ADP1720, 5 V Regulator (Default) Link Position for ADuM3471 5 V Regulator
J3 Vreg Vaum
J9 Vreg Vaum

CH2:4 ピン端子ブロック・チャンネル

入力コネクタ

図4. CH2 入力コネクタ

図4. CH2 入力コネクタ

電圧および電流


P12 コネクタは、電圧および電流入力の接続に使用します。図10および図11 に、この入力接続および構成の簡略回路図を示します。この構成により、0V~5V、0V~10V、±5V、±10V、0mA~20mA、4mA~20mA、±20mA の各レンジで差動入力が可能になります。V1+とV1−の間に電圧または電流入力を接続します。この理由は、電流入力によりV1+ピンとI1 ピンも短絡するからです。V1+をI1 に短絡すると、電流検出抵抗として、249Ω、0.1%、0.25W が使用できます。


熱電対


P12 コネクタは熱電対入力にも使用されます。J、K、T、およびS タイプなど、様々な熱電対タイプを接続できます。熱電対は、V1+入力とV1−入力の間に接続します(図4 を参照)。熱電対入力の簡略回路図については、図5 を参照してください。

図5. CH2 熱電対入力の簡略図

図5. CH2 熱電対入力の簡略図

RTD


RTD 入力には、P12、P13 コネクタを使用します。このハードウェアは、1000Ω と100Ω の両方のプラチナRTD 入力に対応できます。3 線式の場合、2 本の共通線はV1+とV1−に接続し、帰線はVm に接続します(図4 を参照)。RTD 入力の簡略回路図については、図6 を参照してください。

図6. CH2 RTD 入力の簡略図

図6. CH2 RTD 入力の簡略図

CH1:6 ピン端子ブロック・チャンネル

入力コネクタ

図7. CH1 チャンネル入力コネクタ

図7. CH1 チャンネル入力コネクタ

電圧および電流


P10 コネクタは、電圧および電流入力の接続に使用します。これにより、0V~5V、0V~10V、±5V、±10V、0mA~20mA、4mA~20mA、±20mA の各レンジで差動入力が可能になります。V1+とV1−の間に電圧または電流入力を接続します(図10 および図11 を参照)。また、電流入力ではV1+ピンとI1 ピンを短絡し、精度0.1%、定格0.25W の249Ω 高精度電流検出抵抗を接続します。


熱電対


P11 コネクタは熱電対入力に使用します。J、K、T、およびS タイプなど、様々な熱電対タイプを接続できます。熱電対は、V+入力とV−入力の間に接続します(図7 を参照)。図8 に、熱電対(この例ではタイプT)をユニバーサル・アナログ入力基板に接続する方法を示します。

図8. CH1 熱電対コネクタ

図8. CH1 熱電対コネクタ

RTD


RTD 入力にはP11 コネクタも使用します。このハードウェアは、1000Ω と100Ω の両方のプラチナRTD入力に対応できます。3 線式の場合、2 本の共通線はV+とV−に接続し、帰線はVmに接続します(図7 を参照)。図9 に、3 線式RTDセンサーをユニバーサル・アナログ入力基板に接続する方法を示します。

図9. CH1 RTD コネクタ

図9. CH1 RTD コネクタ

4 ピン端子ブロック・チャンネルのシステム分解能


表4 は、チョップの有効化または無効化の選択、およびデータ更新レートの選択に応じ、各入力タイプについて、実効分解能およびピークto ピーク分解能で測定した4 ピン端子ブロック・チャンネルのシステム分解能を示します。分解能測定はすべて、次のようにフルスケール範囲に基づいていることに留意してください。

  • ±10V:20V を基準とするフルスケール範囲
  • 0V~5V:5V を基準とするフルスケール範囲
  • タイプK:1520ºC を基準とするフルスケール範囲
  • タイプJ:900ºC を基準とするフルスケール範囲
  • タイプT:550ºC を基準とするフルスケール範囲
  • タイプS:1765ºC を基準とするフルスケール範囲
  • PT100:850ºC を基準とするフルスケール範囲
  • PT1000:850ºC を基準とするフルスケール範囲
表4. RMS ノイズ、ピークto ピーク・ノイズ、RMS 分解能、およびピークto ピーク分解能の測定値
Range Data UpdateRate (Hz) Chop Samples RMS Noise (V/°C) Peak-to-Peak Noise (V/°C) RMS Resolution (Bits) Peak-to-Peak Resolution (Bits)
-10 V to + 10 V 470 Disable 2700 1.14E-04 6.72E-04 16.0 15.2
470 Enable 1759 8.17E-05 6.72E-04 16.0 15.2
16.7 Disable 1024 0.00E+00 0.00E+00 16.0 16.0
16.7 Enable 1020 0.00E+00 0.00E+00 16.0 16.0
0 V to 5 V 470 Disable 1660 1.08E-04 5.04E-04 15.8 13.6
470 Enable 2263 8.73E-05 5.04E-04 16.0 13.6
16.7 Disable 2872 5.40E-05 1.68E-04 16.0 15.2
16.7 Enable 1325 0.00E+00 0.00E+00 16.0 16.0
Type K (°C) 16.7 Disable 1010 1.14E-02 5.17E-02 16.0 15.1
16.7 Enable 1032 3.32E.03 5.17E-02 16.0 15.1
Type J (°C) 16.7 Disable 1020 7.98E-03 4.01E-02 16.0 14.7
16.7 Enable 1858 2.17E-03 4.01E-02 16.0 14.7
Type T (°C) 16.7 Disable 1041 6.44E-03 2.95E-02 16.0 14.5
16.7 Enable 1048 5.98E-03 2.95E-02 16.0 14.5
Type S (°C) 16.7 Disable 1025 3.97E-02 2.11E-01 15.7 13.3
16.7 Enable 1013 4.38E-02 2.10E-01 15.6 13.3
PT100 (°C) 16.7 Disable 1025 1.30E-02 2.80E-02 16.0 15.2
16.7 Enable 594 0.00E+00 0.00E+00 16.0 16.0
PT1000 (°C) 16.7 Disable 1034 1.67E-03 2.68E-02 16.0 15.3
16.7 Enable 589 0.00E+00 0.00E+00 16.0 16.0

6 ピン端子ブロック・チャンネルのシステム分解能


表5 は、チョップの有効化または無効化の選択、およびデータ更新レートの選択に応じ、各入力タイプについて、実効分解能およびピークto ピーク分解能で測定した6 ピン端子ブロック・チャンネルのシステム分解能を示します。分解能測定はすべて、次のようにフルスケール範囲に基づいていることに留意してください。

  • ±10V:20V を基準とするフルスケール範囲
  • 0V~5V:5V を基準とするフルスケール範囲
  • タイプK:1520ºC を基準とするフルスケール範囲
  • タイプJ:900ºC を基準とするフルスケール範囲
  • タイプT:550ºC を基準とするフルスケール範囲
  • タイプS:1765ºC を基準とするフルスケール範囲
  • PT100:850ºC を基準とするフルスケール範囲
  • PT1000:850ºC を基準とするフルスケール範囲
表5. RMS ノイズ、ピークto ピーク・ノイズ、RMS 分解能、およびピークto ピーク分解能の測定値
Range Data UpdateRate (Hz) Chop Samples RMS Noise (V/°C) Peak-to-Peak Noise (V/°C) RMS Resolution (Bits) Peak-to-Peak Resolution (Bits)
-10 V to + 10 V 470 Disable 2229 1.44E-04 6.72E-04 16.0 15.2
470 Enable 1309 1.67E-04 3.36E-04 16.0 16.0
16.7 Disable 1067 0.00E+00 0.00E+00 16.0 16.0
16.7 Enable 1047 0.00E+00 0.00E+00 16.0 16.0
0 V to 5 V 470 Disable 2598 9.31E-05 5.04E-04 16.0 13.6
470 Enable 1412 6.36E-05 3.36E-04 16.0 14.2
16.7 Disable 593 8.22E-05 1.68E-04 16.0 15.2
16.7 Enable 400 0.00E+00 0.00E+00 16.0 16.0
Type K (°C) 16.7 Disable 1280 2.33E-02 5.14E-02 16.0 15.1
16.7 Enable 1280 6.60E-03 5.16E-02 16.0 15.1
Type J (°C) 16.7 Disable 1104 4.65E-03 4.00E-02 16.0 14.7
16.7 Enable 452 1.98E-02 4.06E-02 15.8 14.7
Type T (°C) 16.7 Disable 1643 6.12E-03 2.95E-02 16.0 14.5
16.7 Enable 1043 6.77E-03 2.95E-02 16.0 14.5
Type S (°C) 16.7 Disable 579 4.60E-02 3.16E-01 15.5 12.7
16.7 Enable 548 3.37E-02 2.09E-01 15.6 13.3
PT100 (°C) 16.7 Disable 528 1.40E-02 2.80E-02 16.2 15.2
16.7 Enable 359 1.40E-02 2.80E-02 16.0 15.2
PT1000 (°C) 16.7 Disable 658 1.01E-02 2.68E-02 16.0 15.3
16.7 Enable 4506 4.87E-03 2.68E-02 16.0 13.3

入力の簡略回路図

図10. CH2 電圧入力の簡略図

図10. CH2 電圧入力の簡略図

図11. CH2 電流入力の簡略図

図11. CH2 電流入力の簡略図

図12. CH1 入力の簡略図

図12. CH1 入力の簡略図