AN-2542: 狭帯域、高IF、16 ビット、250MSPS のレシーバ・フロント・エンドに適した共振方式によるバンドパス・フィルタ設計

回路の機能とその利点

図1 に示す回路は、16 ビット、250MSPS、狭帯域、高中間周波数（IF）のレシーバ・フロント・エンドで、ADL5565 差動アンプとAD9467 ADC の間に最適なインターフェースを備えています。

AD9467 は、入力バッファを備えた16 ビット、200MSPS または250MSPS のADC で、SN 比性能は約75.5dBFS、SFDR 性能は95dBFS～98dBFS です。ADL5565 差動アンプは、入力帯域幅が広く、低歪みで出力直線性が高いため、IF サンプリングADCを駆動するのに適しています。

このアプリケーション・ノートでは、高い性能を維持し信号の損失を最小限に抑えることができるインターフェース回路およびアンチエイリアシング・フィルタを設計するための、系統的な手順を説明します。中心周波数が200MHz の最大限に平坦なバターワース4 次バンドパス・フィルタを設計するために、共振方式を用います。

差動アンプを用いて高速ADC を駆動する場合、その利点としては、シグナル・ゲイン、アイソレーション、ソース・インピーダンスのADCとのマッチングなどがあります。ADL5565は、ピン・ストラップにより6dB、12dB、または15.5dB のゲイン調整が可能です。あるいは、入力に抵抗を2 個外付けすれば、0dB～15.5dB の範囲でより細かいゲイン・ステップの設定が可能です。更に、ADL5565 は高い出力直線性、低歪み、低ノイズ、広い入力帯域幅を実現します。フィルタの3dB 帯域幅は6GHz で、0.1dB 平坦性は1GHz です。ADL5565 が実現できる出力3 次インターセプト・ポイント（OIP3）は、50dB を上回ります。

ADL5565 およびAD9467 が備えている最高レベルの性能を実現するには、それぞれのデータシートで指定されている設計ガイドラインに正しく従うことが重要です。重要な設計基準の一部として、ADL5565 の入力および出力インピーダンスを正しく一致させることが挙げられます。それによって、信号の損失を最小限に抑えること、最大の直線性能を実現すること、ダイナミック・レンジを向上するようアンチエイリアシング・フィルタを系統的に設計すること、ソース・インピーダンスとADC 入力をマッチングさせることが可能になります。

ADL5565 の入力インピーダンス・マッチング

ADL5565 の推奨入力マッチング・ネットワークを図2 に示します。ADL5565 の入力インピーダンスはゲインに依存し、差動入力インピーダンスは、6dBゲインの場合200Ω、12dB ゲインの場合100Ω、15.5dB ゲインの場合67Ω です。信号発生器の50Ω のソース・インピーダンスをADL5565 の入力インピーダンスと一致させるために、R1 およびR2 は、ADL5565 の入力インピーダンスZ_I と並列な総和が50Ω に等しくなるよう選択する必要があります。差動回路のバランスを維持するためにR1 はR2 と等しくなければなりません。次式を用いると必要なマッチング抵抗を計算できます。

表1 に、ADL5565 の各ゲイン設定値について計算した終端抵抗値とピン設定を示します。

図2 に示した構成に対する代替案は、1:1 のバランETC1-1-13 をインピーダンス変換用RF トランスで置き換えることです。これによりR1 およびR2 は不要になります。6dB のゲイン設定の場合には1:4 のトランス、12dB のゲイン設定には1:2 のトランスが使用できます。この代替構成の利点は、部品数が少なくなることと、信号損失を最小限に抑えられることです。ただし、トランスの帯域幅に注意を払う必要があります。インピーダンス変換トランスでは1:1 のバランと比較して、帯域幅が狭く挿入損失が大きくなります。

図2 では、バランまたはトランスを用いてADL5565 を駆動するためのシングルエンドから差動への変換方式が示されています。この構成は、特定のアプリケーションでは、実現性のあるオプション、あるいは、好ましいオプションにはならないこともあります。ADL5565 はそのドライバ・インターフェースに柔軟性を提供し、図に示すようにシングルエンドで駆動することも、あるいは、差動ミキサーなどを用いて差動で駆動することもできます。異なる入力インターフェースの詳細についてはADL5565 のデータシートを参照してください。

ADL5565 の出力負荷マッチング

ADL5565 の直線性性能は、200Ω の出力負荷に対して最適化されています。これは、ADC とのインターフェースやフィルタ設計に用いられる一般的なインピーダンスです。200Ω の最適化された出力負荷の場合、200MHz でのADL5565 の出力IP3 は46dBmです。

200Ω の出力負荷がアプリケーションに適さない場合は、ADL5565 の出力負荷とその直線性性能との間でトレードオフを行うことができます。図3 は、一般的に用いられる出力負荷に対する3 次相互変調（IMD3）と周波数の関係を示したものです。

AD9467 のソース・インピーダンス

AD9467 は、広い帯域幅にわたり高い性能を持つよう最適化された使いやすいIF サンプリングADC であるため、この回路のADC に理想的な選択肢です。AD9467 には、ドライバ・アンプへの入力インピーダンスが固定されたバッファを内蔵しています。この入力構造は、サンプリング・スイッチに直接カップリングされた非バッファ・フロント・エンドを用いるADC よりも有利です。非バッファADC は、駆動アンプに対する入力サンプル＆ホールド・インピーダンスが時間的に変動します。入力バッファを追加することで、消費電力はわずかに高くなりますが駆動条件が緩和されます。AD9467 のバッファ付きソース・インピーダンスは、3.5pF の容量が並列に配置された530Ω の抵抗の固定インピーダンスとしてモデル化できます。

ADC とインターフェースする場合、実際の入力インピーダンスを530Ω から200Ω～400Ω の範囲の低い値に下げることを推奨します。ADC の入力インピーダンスを下げることで、サンプル＆ホールド構造によるキックバックがより短い時間で安定し、直線性能が改善されます。このトレードオフは入力電力が増加することです。ADC のフルスケールを駆動するにはより多くの電力が必要となるためです。この回路例では、AD9467 の入力インピーダンスが200Ω に減少しており、ADL5565 の出力インピーダンスと一致すると共に、ADC の直線性と入力電力とのバランスも確保されています。ADC の差動入力と並列に310Ω の抵抗を配置することで、AD9467 の入力インピーダンスを200Ω に低減しています。

アンチエイリアシング・フィルタの設計

ADC の前にあるアンチエイリアシング・フィルタは、不要なナイキスト・ゾーンからの信号本体とノイズを除去するのに役立ちます。このフィルタがない場合、帯域内にエイリアスが発生し動的性能が低下します。アンチエイリアシング・フィルタは多くの場合、LC ネットワークを用いて設計され、必要なストップバンドおよびパスバンド特性を実現するソース・インピーダンスと負荷インピーダンスが十分に定義されている必要があります。フィルタ設計は、Nuhertz Technologies やAgilent Technologies Advanced Design Systems（ADS）などから入手できるソフトウェアを用いて実行できます。

図1 に示す回路では、ADS のプログラムを使用して4 次の最大限に平坦な（バターワース）ローパス・フィルタを設計しました。図4 に、ソースおよび負荷インピーダンスが200Ω で、3dBカットオフ周波数が300MHz のローパス・フィルタ設計を示します。200Ω のインピーダンスを選択したのは、それがドライバ・アンプおよびADC の一般的なソースおよび負荷インピーダンスであるためです。最初の部品はドライバ条件を緩和する直列インダクタです。

図1 の最終的な最適回路では、フィルタのソース・インピーダンスは約21.6Ω です。ただし、フィルタのローパスの部分を設計するために200Ω を選択しました。これは、フィルタ全体が究極的には共振バンドパス・フィルタであり、また、最適化された直線性能を実現するにはアンプおよびADC から見た負荷およびソース・インピーダンスが適切な値になることがより重要であるためです。これを行うことによる影響は、インピーダンス・ミスマッチによる振幅の低下です。

ローパス・フィルタの設計は、対象帯域でのピーキングの原因となる共振を生成することで更に調整しました。これにより、IF が高く狭帯域のバンドパス・フィルタができました。ADC の差動入力にまたがってインダクタを配置することで、ADC の入力容量が打ち消されピーキングが生じます。図5 に、共振インダクタ値を決定するために用いた等価回路を示します。AD9467の3.5pF のソース・インピーダンスの場合、容量性サセプタンスを打ち消すには181nH の並列インダクタが必要です。その結果、RC 並列等価回路の高インピーダンスの抵抗性部分のみが残ります。この計算で選択した共振周波数は200MHz です。

性能の測定結果

図1 に最終的な回路構成を示します。ADL5565 の出力は、ドライバ・アンプの安定性が向上するよう各出力に5.6Ω があてられます。推奨する直列抵抗は一般的に数Ω～数十Ω です。抵抗値を大きくすると安定性が向上しますが、消費電力がトレードオフになります。それは、直列抵抗がADC 入力におけるインピーダンスと共に分圧器を形成し、それによって信号が減衰するためです。

ADL5565 の出力の直列抵抗に続き、1nF のDC阻止キャパシタが配置されます。その後、アンチエイリアシング・フィルタが続き、更に310Ω の並列抵抗が配置されてADC の入力インピーダンスが低減されます。最後に、ADC 入力に直列に15Ω 抵抗が配置されて、内部のスイッチング・トランジェントをフィルタおよびアンプから分離します。

この結果生じたアンチエイリアシング・フィルタの応答を、図6および図7 に示します。これは、1dB 帯域幅が41MHz、3dB 帯域幅が89MHz で、中心周波数が203MHz のIF にあります。図8には、図1 の最終的なレシーバ回路のFFT スペクトルを示します。ここでは、SN 比が72.5dBFS、SFDR 性能はほぼ90dBc となっています。

ADS をシミュレーション・ツールとして用いると、フィルタ部品を更に調整して共振ピークを目的のIF 方向にシフトできます。例えば、アンチエイリアシング・フィルタの並列8.2pFキャパシタを10pF にすると、共振ピークは180MHz に低下します。この条件でのフィルタ・プロファイルとシングルトーンFFT 性能を、図10 および図11 に示します。