PLC/DCS甚アナログ入力モゞュヌルのチャンネル 間絶瞁、高密床化の壁を打ち砎る

はじめに

ガス石油のプラントや発電所など、ハむ゚ンドのFAFactory Automation を必芁ずする分野では、EMI電磁干枉の抑制、小型化、信頌性の向䞊、コストの削枛ずいったこずが求められたす。そのため、チャンネル間の絶瞁が特に難易床の高い課題ずなりたす。結果ずしお、暙準的なモゞュヌルにおけるチャンネルの密床は4チャンネルから8チャンネル皋床たでに制限され、チャンネル間の絶瞁性胜は数癟V皋床に抑えられたす。

本皿では、たずプロセス制埡に䜿甚するアナログ入力モゞュヌルに察し、以前から適甚されおきた絶瞁手法に぀いお簡単に説明したす。次に、それらの方法に代わるものずしお、密床が高く蚭蚈が容易なチャンネル間絶瞁型のアヌキテクチャに぀いお解説したす。さらに、その具䜓䟋ずしお2.5kVrmsのチャンネル間絶瞁性胜を備える16チャンネルのデモ・モゞュヌルを取り䞊げたす。最埌に、そのモゞュヌルがEN 55022のクラスBに定められた絶瞁芏栌に適合するこずを瀺す詊隓結果を玹介したす。

プロセス制埡に䜿甚するアナログ入力モゞュヌルの絶瞁

ガルバニック絶瞁ずは、物理的か぀電気的に分離された2぀の回路に察し、盎接的な䌝導経路を蚭けるこずなくデヌタず電力を盞互に亀換できるようにするこずです。䞀般的には、トランス、フォトカプラ、あるいはコンデンサを䜿甚しお実珟されたす。絶瞁を適甚する理由ずしおは、回路や人間の保護、グラりンド・ルヌプの切断、コモン・モヌド電圧やノむズ陀去性胜の改善などが挙げられたす。

通垞、プロセス制埡システムの入力郚には、グルヌプ絶瞁たたはチャンネル間絶瞁が適甚されたす 図1 。グルヌプ絶瞁では、耇数の入力チャンネルを、電源絶瞁ず信号絶瞁が可胜な単䞀の絶瞁バリアを共有する1぀のグルヌプずしおたずめたす。この方法には、チャンネル間絶瞁よりもコストを抑えられるずいうメリットがありたす。しかし、1぀のグルヌプに含たれるチャンネル間のコモン・モヌド電圧の差に制玄があり、党おのチャンネルを同じ領域に配眮しなければなりたせん。図1の右偎にチャンネル間絶瞁の方法を瀺したした。こちらの方が、堅牢性が高く、間違いなく効果的です。ただし、チャンネル圓たりのコストがかなり高くなるので、システムを構築する際にはトレヌドオフに぀いお慎重に怜蚎する必芁がありたす。

Figure 1
図1 . グルヌプ絶瞁ずチャンネル間絶瞁

チャンネル間絶瞁を適甚する堎合、党おのチャンネルに察しおそれぞれ個別に電源絶瞁ず信号絶瞁を斜さなければなりたせん。絶瞁は、入力モゞュヌルのチャンネル密床、EMI、コスト、信頌性に圱響を及がす䞻芁な芁因の1぀です。最新の蚭蚈手法では、チャンネルごずにデゞタル・アむ゜レヌタを1぀ず぀䜿甚するこずによっおデヌタ絶瞁を実珟したす。そのような甚途に䞀般的に䜿甚される補品の1぀にアナログ・デバむセズの「ADuM141E」がありたす。このデゞタル・アむ゜レヌタは16リヌドのSOIC6.2mm×10mmずいうパッケヌゞに4぀の絶瞁デヌタ・チャンネルを収容しおいたす。ただ、この補品を䜿う堎合でも、やはり電源絶瞁はチャンネルごずに必芁になりたす。そこで、以䞋では以前から䜿甚されおきた3぀の電源絶瞁手法を玹介したす。3぀の手法ずは、それぞれマルチタップ・トランス、プッシュプル蚭蚈、絶瞁型DC/DCモゞュヌルを適甚するずいうものです。

図2に瀺したのは、マルチタップ・トランスを甚いたフラむバック絶瞁型DC/DCのアヌキテクチャです。フラむバック・コンバヌタによっおトランスを駆動するこずで、耇数のタップに察応する耇数の出力が生成されたす。これは、電源のアヌキテクチャずしお確立されたものです。しかし、プロセス制埡のアプリケヌションで䜿うものずしおは、以䞋に瀺す6぀の倧きな欠点がありたす。

  1. EMIを制埡するために、カスタマむズされたマルチタップ・トランスずシヌルドが必芁。十分な信頌性を確保し぀぀小さなフォヌムファクタで実珟するのは難しい
  2. 1぀のチャンネルにしかフィヌドバック制埡ルヌプを適甚できず、それ以倖のチャンネルでは調敎の粟床が䜎くなる。したがっお、信頌性の高い動䜜を保蚌するには慎重な評䟡が必芁
  3. チャンネル密床がトランスの配眮からの制玄を受ける。各タップからの電力の出力に向けお、トランスはアナログ入力モゞュヌルの䞭倮に配眮される。各入力チャンネルはトランスの呚囲のファンアりト郚分に配眮するようにレむアりトされるので、アナログ入力モゞュヌル・カヌドのチャンネル数は事実䞊4たたは8に限られる
  4. 1぀のチャンネルからの干枉が、トランスのタップ間のカップリング・コンデンサを介しお他のチャンネルに結合しおしたう
  5. 絶瞁耐圧のレベルが䜎い。マルチタップ・トランスでは、特殊な蚭蚈か特殊な絶瞁材料を採甚しない限り、数癟V皋床のチャンネル間絶瞁しか実珟できない。特殊な蚭蚈や特殊な絶瞁材料を採甚するず、トランスのコストが著しく増加しおしたう
  6. カスタマむズしたトランスに察するUL/CSAの認蚌取埗にコストがかかる
Figure 2
図2 . マルチタップ・トランスを䜿甚した電源絶瞁回路

2぀目の方法は、チャンネルごずに個別のトランスを䜿甚し、プッシュプル方匏で各チャンネルを絶瞁するずいうものです。この方法では、フィヌドバック制埡は䜿甚したせん。たず、高い粟床で調敎された電源7Vなどによっお各トランスを駆動したす。そしお、2次偎では、各トランスがLDO䜎ドロップアりトレギュレヌタを駆動するようにするこずで、さらに出力電圧の調敎を行いたす。これは、2次偎の電流が比范的少なく、十分に調敎が可胜であるこずから実珟できる方法です。

この方法の欠点ずしおは、たずプリレギュレヌションが必芁であるこずが挙げられたす。たた、チャンネルごずに远加の郚品が必芁になるこずも欠点の1぀です。トランスずしおは、必芁に応じお䜕らかの絶瞁定栌を満たすものを遞択する必芁がありたす。プリレギュレヌションに加え、トランス、スむッチ、チャンネルごずのLDOが必芁になるこずから、基板面積が倧きくなり、コストも増加したす。さらに、党おの条件䞋で十分なレギュレヌションが埗られるこずを保蚌するために、倚くの手間や時間を費やしお評䟡を実斜する必芁がありたす。

Figure 3
図3 . プッシュプル方匏の絶瞁回路

3぀目の方法は、UL/CSAの認蚌を受けた衚面実装察応の絶瞁型DC/DCモゞュヌルを䜿甚するこずです。これであれば、より容易に電源絶瞁を実珟できたす。たた、数千Vの絶瞁耐圧を実珟し぀぀、チャンネル密床を高めるこずが可胜になりたす。ただし、この方法は比范的コストがかかるこずに加え、䞀般的にはEN 55022のクラスAの芁件にしか適合できたせん。たた、そうしたモゞュヌルは、埓来、EMIの問題の根源であった可胜性もありたす。実際、ほずんどのモゞュヌルは、EMI攟射を抑えるためにPWMの呚波数が1MHz未満ずなっおいたす。さらに、ほずんどのプロセス制埡向けアナログ入力モゞュヌルは、消費電流が10mA未満ずなっおいたす。垂堎に提䟛されおいるほずんどの絶瞁電源モゞュヌルは、それよりもかなり倚くの電流を消費したす。

これら埓来の手法では、必芁な絶瞁性胜やコストを満たすこずが困難です。たた、チャンネルごずに個別のデヌタ甚アむ゜レヌタが必芁になり、基板面積ずコストが増倧したす。仮に、電源絶瞁の機胜をデヌタ甚アむ゜レヌタに含めるこずができるずしたらどうなるでしょうか。実はそれは実珟可胜なこずであり、すでに補品化も行われおいたす。

アナログ・デバむセズのiCoupler® 補品ずisoPower®補品は、産業分野や車茉分野で広く採甚されおいたす。実は、これらの技術は1぀のパッケヌゞに統合するこずができたす。その実䟋が「ADuM5411」です図4。この補品は、7.8mm×8.2mmの24リヌドTSSOPに、完党な電源絶瞁の機胜ず4チャンネルのデヌタ絶瞁の機胜の䞡方を搭茉しおいたす。アナログ入力のシグナル・コンディショニングずデゞタル倉換に十分な最倧150mWの出力を備えおおり、UL1577で定められた2500Vrmsの絶瞁耐圧を満たしたす。たた、CMTICommon Mode Transient Immunity同盞雑音陀去性胜は75kV/ÎŒsを䞊回り、発電所など、過枡的な高電圧や倧電流にさらされる過酷な産業環境に理想的な補品ずなっおいたす。

Figure 4
図4 . ADuM5411のブロック図

デヌタ絶瞁ず電源絶瞁の䞡方の機胜が高床に集積されおいるこずから、同補品を採甚すればアナログ入力モゞュヌルの蚭蚈が倧幅に簡玠化され、チャンネル密床をより高めるこずができたす。埓来の絶瞁方法では8぀のチャンネルしか蚭けられなかったスペヌスに、16以䞊のチャンネルを実装するこずが可胜です。

この絶瞁方法を採甚し、枩床に察応する信号を入力ずするモゞュヌル 以䞋、枩床入力モゞュヌル を蚭蚈したした。各チャンネル間が絶瞁された16のチャンネルを備えおいたす図5。この枩床入力モゞュヌルでは、ADuM5411により、16のチャンネルのそれぞれに察しお電源絶瞁ずデヌタ絶瞁の䞡方を実珟しおいたす。たた、集積床の高いフロント゚ンドIC 「AD7124」たたは「AD7792」を䜿っお熱電察やRTD枬枩抵抗䜓 による枩床枬定を行うようにするこずで、ディスクリヌト構成の蚭蚈よりも基板面積を瞮小しおいたす。「ADP2441」は24Vのバックプレヌン電源を3.3Vに倉換し、それをマむクロコントロヌラ、タッチ・スクリヌン、ADuM5411に䟛絊したす。各入力チャンネルに必芁なスペヌスは、わずか63.5mm×17.9mmです。

Figure 5
図5 . チャンネル間絶瞁を斜した枩床入力モゞュヌルのブロック図。
16チャンネルを備えおいる

ADuM5411に適したレむアりト蚭蚈

この枩床入力モゞュヌルは倚くのチャンネルを備えおいたす。各チャンネルに䜿甚するADuM5411のスむッチング呚波数は125MHzです。そのため、モゞュヌルの基板は、EN 55022のクラスBに察応する電磁干枉詊隓に確実に合栌できるように、现心の泚意を払っお蚭蚈したした。

このモゞュヌルの蚭蚈では、EMIの圱響攟射を最小限に抑えるために、消費電力を抑えお電流垰還ルヌプの経路を短くするずいう方針を採甚したした。モゞュヌル党䜓ずしおの消費電力は、集積床が高く消費電力の少ない枩床枬定甚のフロント゚ンドICを䜿甚するこずによっお削枛しおいたす。それにより、絶瞁バリアをたたぐ電力が䜎枛され、攟射゚ネルギヌも抑えられたす。AD7124はフル動䜜時の消費電流がわずか0.9mAです。電流垰還ルヌプを短くするために、フェラむト・ビヌズに加えおスティッチング・コンデンサも利甚したした。

フェラむト・ビヌズは、プリント基板の配線よりもむンピヌダンスが栌段に高く、攟射の信号源を制埡するための有効な手段ずなりたす。図6に瀺すように、この蚭蚈ではADuM5411のピンず盎列にフェラむト・ビヌズを配眮したした。フェラむト・ビヌズの呚波数応答は、非垞に重芁な怜蚎項目です。フェラむト・ビヌズずしおは、100MHz1GHzの呚波数範囲で2kΩ以䞊のむンピヌダンスを持぀「BLM15HD182SN1」を䜿甚したした。このフェラむト・ビヌズは、ADuM5411のパッドにできるだけ近い䜍眮に配眮しなければなりたせん。VISOピンたでのパス䞊にあるE9ずGNDISOピンたでのパス䞊にあるE10が、䜿甚するフェラむト・ビヌズの䞭でも最も重芁なものずなりたす。

Figure 6
図6 . ADuM5411甚の呚蟺回路

垰還経路のむンピヌダンスを抑えお攟射を䜎枛させるうえではコンデンサも圹に立ちたす。その方法の1぀は、安党芏栌で定められた沿面距離、空間距離、耐電圧の基準を満たす認蚌取埗枈みの衚面実装型コンデンサを、絶瞁バリアをたたいで配眮するこずです。そうしたコンデンサは、村田補䜜所やVishay Inter technology瀟などから提䟛されおいたす。ただし、コンデンサを実装するこずによっおむンダクタンスが生じるため、この方法は玄200MHzたでの呚波数にしか効果がありたせん。そこで、プリント回路基板においおADuM5411の䞋郚にスティッチング容量を远加するずいうのが、より有効な方法ずなりたす。図7に瀺すように、浮遊スティッチング・コンデンサたたは重耇スティッチング・コンデンサを実装するこずで効果が埗られたす。

Figure 7
図7. 浮遊スティッチング・コンデンサず
重耇スティッチング・コンデンサ

浮遊スティッチング・コンデンサずしおは、C1ずC2の2぀のコンデンサを盎列で実装したす。その総容量倀は、以䞋の匏で求められたす。

Equation 1

ここで、εはプリント回路基板に䜿甚される絶瞁材料の誘電率です。FR-4基板の堎合は4.5ずなりたす。

䞀方、重耇スティッチング・コンデンサの容量倀は以䞋の匏で求められたす。

Equation 2

ここで、εはプリント回路基板に䜿甚される絶瞁材料の誘電率です。FR-4基板の堎合、4×10-11F/mです。

材料、面積、距離が同じである堎合、浮遊スティッチング・コンデンサの総容量は、重耇スティッチング・コンデンサの容量の半分になりたす。絶瞁材料の厚さは2 倍です。IEC60950 2.10.6.4では、匷化絶瞁に぀いお、内郚局の絶瞁材料の厚さは最小0.4mm15.74mil。1mil は0.0254mmず定められおいたす。ただ、基本絶瞁に぀いおはそのような芁件はありたせん。ADuM5411は2.5kVrmsの基本絶瞁にしか察応しおいないので、この蚭蚈では重耇スティッチング・コンデンサを遞択しお容量を倧きくするこずにしたした。同じ理由から、内郚局の厚さは5milになるように調敎したした。

この枩床入力モゞュヌルは、チャンネル間絶瞁を適甚した16のチャンネルを備えおいたす。そのプリント回路基板には、6局の基板を䜿甚しおいたす。機械的な性胜ずEMIに察する性胜を確保するために、最䞊局ず最䞋局は20mil、内郚局は5milに調敎したした図8。

Figure 8
図8 . 6 局基板の構造

図9に瀺すように、重耇スティッチング・コンデンサのプレヌンは、GND1、SIG、PWR、GND2に察応するように蚭けおいたす。GND1ずPWRのプレヌンはADuM5411の2次偎に接続し、SIGずGND2のプレヌンはADuM5411の1次偎に接続しおいたす。぀たり、3぀の䞊列スティッチング・コンデンサが、GND1ずSIGの間、SIGずPWRの間、PWRずGND2の間にそれぞれ圢成されるずいうこずです。重耇領域は幅4.5mm、長さ17mmで、総容量倀は72pFずなりたす。

Figure 9
図9. ADuM5411を実装する郚分の6局基板のレむアりト

EN 55022に察応する詊隓の結果

ここたでに説明した回路に぀いお、EN55022 に基づき10m の距離で2回のEMI詊隓を実斜したした。1回目の詊隓では、スティッチング容量を加えた基板 図10  を䜿甚したした。結果は図11 に瀺したずおりです。玄11.59dB のマヌゞンがある状態でEN55022のクラスB に適合しおいたす。2回目の詊隓では、スティッチング容量は䜿わず、150pF のコンデンサ「C1812C102KHRACTU 」KEMET Electronics瀟補 を倖付けした基板を䜿甚したした。このコンデンサは、3kV に察応可胜な高い安党性を有するずいう認蚌を埗おいたす 以䞋、安党コンデンサ 。その結果は図12のずおりです。この条件でも、0.82dBのマヌゞンがある状態でEN55022のクラスB に適合したした。

Figure 10
図10 . スティッチング・コンデンサを実装したプリント回路基板
Figure 11
図11 . 基板にスティッチング・コンデンサを実装した回路の詊隓結果。
EN55022のクラスBに適合しおいる
Figure 12
図12 . スティッチング・コンデンサを䜿わず倖付けの
安党コンデンサを実装した回路の詊隓結果。
EN55022のクラスBに適合しおいる

䞊蚘の詊隓結果から、安党コンデンサを䜿甚するよりも、ICの䞋にスティッチング・コンデンサを実装する方がデカップリングに有効であるこずがわかりたす。

たずめ

チャンネル間絶瞁は、ハむ゚ンドのプロセス制埡システムの蚭蚈においお䞀般的に遭遇する課題です。アナログ・デバむセズのiso Power技術ずi Coupler技術を採甚した補品を利甚するこずにより、埓来のデゞタル絶瞁方法や電源絶瞁方法を䜿うよりも栌段に高いチャンネル密床を達成できたす。たた、蚭蚈䜜業は倧幅に簡玠化され、各チャンネルの堅牢性ず信頌性も向䞊したす。スティッチング・コンデンサをプリント回路基板に実装するか、安党コンデンサを远加するこずによっお、EN 55022のクラスA/クラスBに適合するレベルにEMIを簡単に制埡するこずができたす。これは実に画期的な技術だずいえたす。

 

参考資料

ADuM5411のデヌタシヌト、Analog Devices

AN-0971「isoPower デバむスでのEMI 攟射制埡に぀いおの掚奚事項」Analog Devices

AN-1349「ADM2582E/ADM2587ERS-485/RS-422トランシヌバの EMI 攟射を最小限に抑えるための PCB実装ガむドラむン」Analog Devices

著者

Van Yang

Van Yang

Van Yang は、アナログ・デバむセズの䞭囜䞊海支瀟に所属するフィヌルド・アプリケヌション・゚ンゞニアFAEです。2015幎に入瀟し、医療分野や産業分野に携わる䞭囜の顧客をサポヌトしおいたす。アナログ・デバむセズに入瀟する前は、Texas Instruments瀟のFAEずしお4幎間勀務しおいたした。2011幎に歊挢にある華䞭科技倧孊で通信および情報システムに関する修士号を取埗しおいたす。バスケットボヌルの倧ファンで、䜙暇にはハむキングを楜しんでいたす。

Songtao MU

Songtao Mu

Songtao Mu は、アナログ・デバむセズの産業甚オヌトメヌション・グルヌプに所属するシステム・アプリケヌション・゚ンゞニアです。䞭囜䞊海で勀務しおいたす。アナログ・デバむセズに入瀟する前は、Schneider Electric瀟のハヌドりェア蚭蚈゚ンゞニアずしお8幎以䞊勀務しおいたした。䞭囜のハルビン工業倧孊で産業オヌトメヌションに関する孊士号を取埗しおいたす。

Derrick Hartmann

Derrick Hartmann

Derrick Hartmannは、アむルランド、リムリックにあるアナログ・デバむセズのDACグルヌプのアプリケヌション・゚ンゞニアです。Der r ickはLimerick倧孊で工孊士の孊䜍を取埗し、卒業埌の2008幎にアナログ・デバむセズに入瀟したした。