はじめに
新世代のコンピューティング・システムでは、前世代よりも低い電源電圧を使用し、消費電力をより少なく抑える必要があります。また、電源の設計については、より小さな面積で前世代を上回るレベルの出力電流を生成できるようにすることが求められます。出力電圧が低く、電力密度が高い電源を必要とするアプリケーションにおいて、ノイズを低く抑えることも求められるケースがあります。そのような場合には、リニア・レギュレータの放熱の問題を最優先事項として設計を行わなければならないことが少なくありません。複数のLDO（低ドロップアウト）レギュレータを並列接続して使用すれば、より多くの電流を供給することができます。それだけではなく、放熱の問題を緩和することも可能になります。個々のコンポーネントの温度上昇が抑えられることから、冷却部品のサイズと数を削減することができます。
本稿では、3Aを超える電流が必要なアプリケーションに、超低ドロップアウト（VLDO）のリニア・レギュレータ「LT3033」を並列接続して適用する方法を説明します。その回路には、熱を拡散させやすいというメリットもあります。LT3033は、出力電流を監視する機能を内蔵しているので、並列接続を行う際、各LT3033に出力電流を均等に分担させることが可能です。
LT3033を使えば、1.14V～10Vの入力電圧を最小0.2Vの出力電圧に変換し、負荷に対して最大3Aの電流を供給することができます。負荷が最大の場合のドロップアウト電圧はわずか95mVです。自己消費電流は動作時には1.8mAで、シャットダウン時には22μAまで低下します。プログラマブルな電流制限機能と熱に対する保護機能により、低電圧／大電流のアプリケーションに求められる堅牢性が得られます。
1個のLT3033で3Aの電流を供給するシンプルなアプリケーション
図1に示したのは、LT3033を使用し、1.2Vの入力電圧から0.9V/3Aの出力を生成する回路です。この回路を安定させるためには、等価直列抵抗（ESR）が極めて小さく値が最小10μFのセラミック・コンデンサをINピンとOUTピンに接続する必要があります。また、VOUTとADJピンの間にフィードフォワード・コンデンサCFFを追加することで、過渡応答を改善し、出力電圧のノイズを低減することが可能になります。REF/BYPピンとグラウンドの間の10nFのバイパス・コンデンサにより、10Hz～100kHzの帯域幅における出力電圧ノイズが60μVrmsに抑えられます。加えて、内蔵リファレンスがソフト・スタートで起動するようになります。レギュレーションに必要な最小入力電圧は、出力電圧VOUTに、ドロップアウト電圧または1.14Vのうち高い方を加えた値になります。図2に、LT3033のデモ用ボードを示しました。
ILIMピンとグラウンドの間に1個の抵抗を接続することにより、広い温度範囲において±12%の精度が得られる電流制限機能をプログラムすることができます。入力電圧と出力電圧の差が5Vを超えると、この外部電流制限機能は、フォールドバック機能を備える内部電流制限機能によってオーバーライドされる可能性があります。
LT3033の出力電流は、IMONピンとグラウンドの間に抵抗を接続することによって監視できます。IMONピンはPNPトランジスタのコレクタにつながっており、LT3033の出力用PNPトランジスタの電流を1:2650の比率でミラーします。接続した抵抗の電圧は、VOUT - 400mVを超えていなければ出力電流に比例します（以下参照）。
この出力電流の監視機能を利用することで、複数のLT3033を使用する場合に電流を適切に分担させることが可能になります。
LT3033は、非常に小型であるのにもかかわらず、フォールドバック付きの内部電流制限、熱に対する保護、逆電流の防止、バッテリの逆極性保護を実現する複数の保護機能も備えています。
2個のLT3033を並列接続した6A出力のアプリケーション
3Aを超える出力電流が必要なアプリケーションには、電流監視機能を利用して複数のLT3033を並列接続する方法で対処できます。図3に示したのは、2個のLT3033を2個のNPNトランジスタ「2N3904」と共に並列に接続し、1.5V/6Aの出力を生成する回路です。2つのLT3033のINピン、OUTピンは図のように互いに接続します。この構成により、一方のLT3033がマスタとして機能し、もう一方のLT3033がスレーブとして制御されます。
IMONピンとNPNトランジスタで構成したカレント・ミラーにより、シンプルなアンプ回路が構成されます。このアンプ回路は、スレーブとして機能するLT3033の帰還分圧器に電流を流し、各LT3033のIMONピンからの電流が等しくなるように機能します。100Ωの抵抗により、最大負荷の条件下で113mVのエミッタ・ディジェネレーション（emitter degeneration）が実現され、カレント・ミラーの適切なマッチングが保証されます。スレーブ側のLT3033の出力電圧を回路の出力よりも10%低い1.35Vに設定することにより、マスタ側のLT3033による制御が維持されます。スレーブ側のNPNトランジスタに対して十分なヘッドルームを確保するために、スレーブ側のLT3033の帰還抵抗は複数のセクションに分割しています。スレーブ側のLT3033のIMONピンに10nFのコンデンサと5.1kΩの抵抗を付加することで、帰還ループの周波数補償を行っています。
この回路は負荷に対して6Aの電流を供給できます。ただ、電流の分担精度は、2個のNPNトランジスタに存在するミスマッチによって制限されます。このミスマッチは、基板上で不均等な熱分布が生じる原因になります。電流の分担精度を高めるには、ディスクリートのNPNトランジスタの代わりに、アナログ・デバイセズの「MAT14」のようなマッチング性能に優れたモノリシック型のトランジスタを使用するとよいでしょう。MAT14は、4個のNPNトランジスタを集積した製品であり、高いレベルでパラメータのマッチングが実現されています。電流ゲインは4%以内の精度でマッチングします。
図4に、ディスクリートのNPNトランジスタ（2N3904）を使用した場合と、MAT14を使用した場合の性能の違いを示しました。これらは、各LDOレギュレータの出力電流をプロットしたものです。ディスクリートのNPNトランジスタでカレント・ミラーを構成した場合、電流のミスマッチは5.3%に達します。それに対し、MAT14でカレント・ミラーを構成した場合には電流のミスマッチが1.6%に抑えられます。
4個のLT3033を並列接続した回路の出力性能と熱性能
並列接続のLT3033を使用する回路のアーキテクチャは拡張することができます。カレント・ミラーを拡張し、スレーブとして機能するLT3033を追加することが可能です。そうすれば、より多くの出力電流を得ることができます。図5に示したのは、4個のLT3033を並列接続したソリューションです。電流の分担にはMAT14を使用しています。この回路の熱分布を図6に示しました。4個のLT3033の最高温度は51°C～58°Cです。各ICの入力パターン部で電圧降下が生じますが、基板上で熱が均等に拡散されています。つまり、バランスのとれた電流分担が実現されているということです。図7に、1.8Vの入力から1.5V/12Aの出力を得る場合の過渡応答を示しました。
まとめ
LT3033は、3mm×4mmのパッケージを採用した3A出力のVLDOレギュレータです。出力電流の監視機能を利用することで、複数のLT3033を並列に接続して大電流を供給することができます。負荷が最大の場合の電圧降下はわずか95mV（標準値）なので、低い入力電圧を低い出力電圧に変換する大電流アプリケーションに最適です。その変換効率はスイッチング・レギュレータに匹敵するレベルに達します。また、プログラマブルな電流制限、パワーグッド・フラグ、熱に対する保護などを実現する機能を備えているので、信頼性と堅牢性に優れたソリューションを実現可能です。さらに、自己消費電流が少なくバッテリの逆極性保護機能も備えているので、バッテリ駆動のシステムにも適しています。
