ADSP-SC591

製造中止

Up to 800 MHz SHARC+® DSP w/ Integrated Arm® Cortex®-A5

利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.G)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

Viewing:

製品の詳細

SHARC+ Core Infrastructure
  • 800 MHz (max) Core clock frequency
  • 640KB on-chip Level 1 (L1) SRAM memory (with parity) increases low latency performance
  • 32-bit, 40-bit & 64-bit floating point support
  • 32-bit fixed point
  • Byte, short-word, word, long-word addressed
Arm Core Infrastructure
  • 800 MHz Arm Cortex-A5 (with Neon/FPU)
  • 32 kByte/32 kByte L1 Instr./Data Cache
  • 256 kByte L2 Cache
Memory
  • 1024 KB on-chip Level 2 (L2) SRAM with ECC protection - eliminates need for external memory in many use cases
  • Level 3 (L3) interface optimized for low system power, providing 16-bit interface to DDR3 (supporting 1.35 V capable DDR3L devices)
16-bit DDR/DDR3L Memory Controller
  • 1.35V support for DDR3L
Advanced Hardware Accelerators
  • Enhanced FIR/IIR offload engines running at Core clock frequency for added processing power
  • Security Crypto Engines with OTP
Powerful DMA System
Innovative Digital Audio Interface (DAI) includes:
  • 8x Full SPORT interfaces w/TDM & I2S modes
  • 2x S/PDIF Rx/Tx, 8 ASRC pairs
  • 8x Precision Clock Generators
  • 2x 4-channel PDM Mic Inputs
  • 40 Buffers
Other Peripheral Connectivity / Interfaces
  • 2x Quad SPI, 1x Octal SPI
  • MLB 3-pin / 6-pin
  • 6x I2C,3x UARTs
  • 2x Link Ports
  • 16x General Purpose Timer, 1x General Purpose Counter
  • 3x Watchdog Timers
  • ePPI
  • USB 2.0 HS OTG Controller
  • 10/100 EMAC
  • 10/100/1000 EMAC w/AVB and 1588
  • 2x CAN FD
  • 8-ch 12bit Housekeeping ADC
  • 135 GPIO pins, 40 DAI pins
  • Thermal Sensor
Package
  • 17mm x 17mm (0.8mm pitch) 400-ball FCBGA
Additional Features
  • Security and Protection
    • Crypto hardware accelerators
    • Fast secure boot with IP protection
  • Enhanced FIR and IIR accelerators running up to 1 GHz
  • AEC-Q100 qualified for automotive applications
ADSP-SC591
Up to 800 MHz SHARC+® DSP w/ Integrated Arm® Cortex®-A5
ADSP-SC594 (Full-Featured Model) Processor Block Diagram
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

さらに詳しく
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ソフトウェア・リソース

CrossCore®ユーティリティ

CrossCoreユーティリティは、Cortex-Mプロセッサで使用するための複数のユーティリティを提供します。これらのユーティリティは、以前はIARおよびKeilツールチェーン用にさまざまなボード・サポート・パッケージ内で配布されていましたが、現在はメンテナンス上の利便性を考慮してこの製品にまとめられています。

詳細を表示

最新のディスカッション

adsp-sc591に関するディスカッションはまだありません。意見を投稿しますか?

EngineerZone®でディスカッションを始める

最近表示した製品