ADCMP564

製造中

コンパレータ、デュアル、高速、ECL、20 ピン QSOP

データシート (Rev. D) 製品セレクション・テーブル
製品モデル
1
1Ku当たりの価格
最低価格：$3.71
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • 差動 ECL 互換出力
  • 入力―出力間伝搬遅延: 700 ps
  • 伝搬遅延バラツキ: 75 ps
  • 入力同相モード範囲: -2.0 V ～ +3.0 V
  • 強固な入力保護機能
  • 差動ラッチ制御
  • ラッチ・プルアップ抵抗を内蔵
  • 電源除去比: 85 dB以上
  • 最小パルス幅: 700 ps
  • 等価入力立上がり時間帯域幅: 1.5 GHz
  • 出力立上がり／立下がり時間: 500 ps（typ）
  • ESD 保護 >4kV HBM、>200V HM
  • ヒステリシスが設定可能
ADCMP564
コンパレータ、デュアル、高速、ECL、20 ピン QSOP
ADCMP563-564 Functional Block Diagram ADCMP564 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

製品ハイライト 1

評価用設計ファイル 1

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

評価用キット
EVAL-ADCMP564
ADCMP564 Evaluation Board

最新のディスカッション

adcmp564に関するディスカッションはまだありません。意見を投稿しますか？

EngineerZone®でディスカッションを始める

最近表示した製品