HMC6545
製造中止32 Gbps、デュアル・チャンネル、アドバンスド・リニア・イコライザ
- 製品モデル
- 1
- 1Ku当たりの価格
- 価格は未定
製品の詳細
- DC から最大 32 Gbps のデータ・レートに対応
- プロトコルおよびデータ・レートの制限を受けない
- 低遅延(<170 ps)
- <50 mV の差動感度の AGC を内蔵
- 最大 20 dB のプログラマブル、複数ユニット・インターバル入力イコライゼーション
- 向上した波長分散耐力および偏波モード分散耐力
- 最大 600 mV のプログラマブル差動出力振幅制御
- 3.3 V の単電源により外部レギュレータが不要
- 広い温度範囲: −40°C ~ +95°
- 5 mm × 5 mm、32 ピン LFCSP パッケージ
HMC6545 は、低消費電力、高性能、フル・プログラマブルな、デュアル・チャンネルの非同期アドバンスド・リニア・イコライザで、最大 32 Gbps のデータ・レートで動作します。HMC6545 はプロトコルおよびデータ・レートに制限されることなく動作し、送信パス側では伝送信号にプリディストーションを施してチャンネルで逆歪みを与え、受信パス側では歪みが生じて減衰した受信信号をイコライズすることができます。HMC6545 は、波長分散および偏波モード分散を扱うのに、またさまざまな伝送媒体(バックプレーンやファイバ)やチャンネル長によって生じる符号間干渉(ISI)を扱うのに有効です。
HMC6545 は、自動ゲイン制御(AGC)、DC オフセット修正回路、9 タップの 18 ps 間隔のフィードフォワード・イコライザ(FFE)、加算ノード、およびリニア・プログラマブル出力ドライバで構成されています。入力 AGC は、歪んだ入力信号をリニアに減衰または増幅させて、FFE の入力に一定の電圧を生成します。9 タップの FFE は 2 線式インターフェースを介してプログラムされ、プリカーサまたはポストカーサの性質を持つ広範囲の周波数応答を生成して信号障害を補償します。FFE のタップ係数が加算ノードで加算された後、信号はリニア出力ドライバによって受け取られます。DC オフセット修正回路は、フォワード・エラー・コレクション(FEC)を介して自動または手動で制御されます。
HMC6545 のすべての高速差動入力と出力は電流モード・ロジック(CML)で、内部で 50 Ω の抵抗により正側電源 3.3 V に終端されており、DC カップリングまたは AC カップリングが可能です。HMC6545 の入出力は、差動でもシングルエンドでも動作させることができます。低消費電力、高性能で、機能豊富な HMC6545 は、5 mm × 5 mm の、32 ピン LFCSP パッケージに収められています。このデバイスは 3.3 V の単電源を使用し、外部レギュレータは不要です。HMC6545 は −40°C ~ +95°C の温度範囲で動作します。
アプリケーション
- 40 Gbps/100 Gbps DQPSK ダイレクト検出レシーバー
- ショート/ロング・リーチの CFP2 および QSFP+ モジュール
- CEI-28G MR および CEI-25G LR 100 GE ライン・カード
- 16 Gbps および 32 Gbps ファイバー・チャンネル
- InfiniBand 14 Gbps FDR および 28 Gbps EDR レート
- バックプレーンおよびライン・カードのシグナル・コンディショニング
- 広帯域試験装置および測定装置
ドキュメント
製品選択ガイド 1
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
HMC6545LP5ETR | 32-Lead QFN (5mm x 5mm w/ EP) |
製品モデル | 製品ライフサイクル | PCN |
---|---|---|
10 5, 2018 - 18_0060 Discontinuance of HMC products due to loss of manufacturing and supply capability. |
||
HMC6545LP5ETR | 製造中止 |
これは最新改訂バージョンのデータシートです。