LTC2272
量产16 位、65Msps 串行输出 ADC
- 产品模型
- 4
产品详情
- 高速串行接口 (JESD204)
- 采样速率:80Msps/65Msps
- 77.7dBFS 噪声层
- 100dB SFDR
- 在 140MHz 频率条件下的 SFDR > 90dB (1.5VP-P 输入范围)
- PGA 前端 (2.25VP-P 或 1.5VP-P 输入范围)
- 700MHz 满功率带宽 S/H (采样及保持)
- 任选的内部高频颤动
- 单 3.3V 电源
- 功耗:1100mW/990mW
- 时钟占空比稳定器
- 引脚兼容系列
- 105Msps:LTC2274
- 80Msps:LTC2273
- 65Msps:LTC2272
- 40 引脚 6mm x 6mm QFN 封装
LTC®2273/LTC2272 是 80Msps/65Msps、16 位 A/D 转换器,具有一个高速串行接口。它们专为对具有一个 700MHz 输入带宽的高频、宽动态范围信号进行数字化处理而设计。该 ADC 的输入范围可以采用 PGA 前端进行优化。根据用于数据转换器的 JEDEC 串行接口规范 (JESD204) 对输出数据进行串行化处理。
LTC2273/LTC2272 非常适合于那些希望把敏感的模拟电路与噪声数字逻辑电路隔离开来的苛刻应用。其 AC 性能包括 77.7dB 噪声层和 100dB 无寄生动态范围 (SFDR)。80fs RMS 的超低内部抖动实现了高输入频率的欠采样和卓越的噪声性能。最大 DC 规格包括在整个温度范围内的 ±4.5LSB INL 和 ±1LSB DNL (无漏失码)。
可以利用一个正弦波、PECL、LVDS、TTL 或 CMOS 输入对编码时钟输入、ENC+ 和ENC– 进行差分或单端驱动。一个时钟占空比稳定器在全速和各种时钟占空比条件下实现了高性能。
Applications
- 电信
- 接收机
- 蜂窝基站
- 频谱分析
- 成像系统
- ATE
参考资料
数据手册 1
可靠性数据 1
用户手册 1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
LTC2272CUJ#PBF | 40-Lead QFN (6mm x 6mm x 0.75mm w/ EP) | ||
LTC2272CUJ#TRPBF | 40-Lead QFN (6mm x 6mm x 0.75mm w/ EP) | ||
LTC2272IUJ#PBF | 40-Lead QFN (6mm x 6mm x 0.75mm w/ EP) | ||
LTC2272IUJ#TRPBF | 40-Lead QFN (6mm x 6mm x 0.75mm w/ EP) |
这是最新版本的数据手册
软件资源
Evaluation Software 1
LinearLab Tools
A collection of Matlab and Python programs that provide direct access to Linear Technology’s data converter evaluation boards.
找不到您所需的软件或驱动?
硬件生态系统
部分模型 | 产品周期 | 描述 |
---|---|---|
整数N分频PLL 1 | ||
LTC6946 | 最后购买期限 | 具集成型 VCO 的超低噪声及杂散 0.37GHz 至 6.39GHz 整数 N 合成器 |
评估套件
最新评论
需要发起讨论吗? 没有关于 ltc2272的相关讨论?是否需要发起讨论?
在EngineerZone®上发起讨论