AD6674

推荐新设计使用

385 MHz BW IF分集接收机

数据手册 (Rev. D) 产品选型表
产品模型
6
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

产品详情

  • JESD204B（子类1）编码串行数字输出
  • 带内SFDR = 83 dBFS (340 MHz时，750 MSPS)
  • 带内SNR = 66.7 dBFS (340 MHz时，750 MSPS)
  • 750 MSPS 时每通道总功耗：1.4 W（默认设置）
  • 噪声密度 = -153 dBFS/Hz (750 MSPS)
  • 1.25 V、2.5 V和3.3 V 直流电源供电
  • 灵活的输入范围
    • AD6674-750和AD6674-1000
      1.46 V p-p至1.94 V p-p（标称值1.70 V p-p）
    • AD6674-500
      1.46 V p-p至2.06 V p-p（标称值2.06 V p-p）
  • 95 dB通道隔离/串扰
  • 幅度检测位支持实现高效自动增益控制(AGC)
  • 噪声整形再量化器(NSR)选项支持主接收机功能
  • 可变动态范围(VDR)选项支持数字预失真(DPD)功能
  • 每通道集成 2 个宽带数字处理器
    • 12 位数控振荡器(NCO)，最多级联 4 个半带滤波器
  • 差分时钟输入
  • 整数时钟分频值：1、2、4或8
  • 节能的关断模式
  • 灵活的 JESD204B 通道配置
  • 小信号扰动
AD6674
385 MHz BW IF分集接收机
AD6674 Functional Block Diagram AD6674 Pin Configuration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 1

用户手册 1

应用笔记 1

技术文章 1

了解更多
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目

软件资源

Evaluation Software 1

JESD204x Frame Mapping Table Generator

The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.

硬件生态系统

部分模型 产品周期 描述
内部电源开关降压稳压器 2
ADP2164
推荐新设计使用 6.5V、4 A高效率降压DC-DC调节器
ADP2384
推荐新设计使用 20 V、4 A、同步降压DC-DC稳压器
全差分放大器 1
ADL5565
推荐新设计使用 6 GHz超高动态范围差分放大器
时钟产生器件 4
LTC6951
最后购买期限 具集成型 VCO 的超低抖动、多输出时钟合成器
LTC6952
最后购买期限 具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL
HMC7044
推荐新设计使用 带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器
AD9528
推荐新设计使用 提供14路LVDS/HSTL输出的JESD204B/JESD204C时钟发生器
时钟分配器件 3
LTC6955
最后购买期限 超低抖动 7.5GHz 11 输出扇出缓冲器系列
LTC6953
最后购买期限 具有 11 个输出并支持 JESD204B/JESD204C 协议的超低抖动、4.5GHz 时钟分配器
HMC7043
推荐新设计使用

高性能、3.2 GHz、14输出扇出缓冲器

数字控制VGA 1
ADA4961
推荐新设计使用 低失真3.2 GHz RF DGA
正线性稳压器(LDO) 1
ADP1741
量产 2 A、低VIN、压差CMOS线性稳压器
Modal heading
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目

工具及仿真模型

Virtual Eval - BETA

Virtual Eval是一款网络应用程序，可帮助设计人员评估ADC和DAC产品。 利用ADI公司服务器上的详细模型，Virtual Eval在几秒内可仿真关键部件的性能特征。 对工作条件（如输入音和外部抖动）以及器件特性（如增益或数字下变频）进行配置。 性能特征包括噪声、失真和分辨率、FFT、时序图、频率响应图等。

打开工具

IBIS 模型 1

设计工具 1

ADC Companion Transport Layer RTL Code Generator Tool

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

打开工具

评估套件

eval board
schematic 1
schematic 2
schematic 3
EVAL-AD6674

AD6674评估板

立即购买 更多内容

特性和优点

  • AD9680和AD9234的全功能评估板
  • 用于设置和控制的SPI接口
  • 宽带巴伦驱动输入
  • 无需外部电源。 采用来自FMC的12 V-1A和3.3V-3 A电源
  • VisualAnalog®和SPI控制器软件接口

产品详情

AD6674-1000EBZ评估板用于评估AD6674 385 MHz BW IF分集接收机。 本参考设计提供在各种模式和配置下运行该ADC所需的全部支持电路。 它设计为可直接与ADS7-V2EBZ的数据捕获卡进行接口，允许用户下载捕获的数据用于分析。 Visual Analog软件包用来与器件的硬件部分实现接口，允许用户下载捕获的数据并通过用户友好型图形界面进行分析。 同时，SPI控制器软件包也兼容硬件部分，可让用户使用AD6674的SPI可编程功能。用户指南wiki提供用于配置器件进行实验室性能评估的文档和说明。
AD6674数据手册提供了更多有关器件配置和性能的信息，在使用该评估板时应加以参考。 所有文档、Visual Analog软件以及SPI控制器均可在 高速ADC评估板页面上找到。 欲了解更多信息，或有任何疑问，请发送电子邮件至highspeed.converters@analog.com

设备要求
  • 模拟信号源和抗混叠滤波器
  • 采样时钟源
  • 用于FPGA接收器的基准时钟源
  • 运行Windows 7、XP或Vista的PC
  • 建议使用USB 2.0端口（兼容USB 1.1）
  • AD6674-1000EBZ评估板
  • ADS7-V2EBZ基于FPGA的数据采集套件
软件要求（U盘提供）

eval board
schematic 4
ADS7-V2EBZ

基于FPGA的数据采集套件

立即购买 更多内容

特性和优点

  • 基于Virtex-7 FPGA
  • 一(1)个FMC-HPC连接器
  • 支持十(10)个13.1 Gbps收发器
  • 两(2)个DDR3-1866 DIMM
  • 简单USB端口接口(2.0)



产品详情

ADS7-V2评估板开发用于评估ADI公司采用JESD204B、位速率高达13.1 Gbps的高速ADC、DAC和收发器。以下列出的快速入门Wiki知识库在大体上概述了该平台情况。此外用独立章节逐个介绍了该板的每个用例（例如，ADS7-V2用于高速ADC评估）。ADS7-V2只能与指定的ADI公司评估板一同使用。ADS7-V2不可用作开发平台，也不支持独立运行。有关FPGA开发套件，请咨询Xilinx和其认可的代理商

EVAL-AD6674
AD6674评估板
EVAL-AD6674 Evaluation Board EVAL-AD6674 Evaluation Board - Top View EVAL-AD6674 Evaluation Board - Bottom View
ADS7-V2EBZ
基于FPGA的数据采集套件
ADS7-V2EBZ

最新评论

10 年前
RE: 关于AD6674的VDR功能的问题
查看EngineerZone®的相关讨论

近期浏览