TNJ-062 : ブロック線図で考えるOP アンプDC サーボ回路の低域カットオフ周波数(前編)学びそびれた自動制御理論から意外と解析が難しい回路にアプローチする

2020年04月05日
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成

はじめに

物事は学んでいけばいくほど、次の課題やら疑問が生じます。今回と次回では、参考文献[1]に紹介されているDC サーボ回路について、その低域カットオフ周波数特性の導出という話題を、回路動作をブロック線図として考えて、周波数特性を求めてみるというストーリーで展開してみたいと思います。実はこの話題はそれ以降の技術ノートの記事として考えてみる「電流電圧変換回路(IV アンプ)」の周波数特性というネタにもつながっていくものなのでした。そこでもブロック線図として回路動作を考えていきますので、ブロック線図ネタとしては以降の技術ノートも「続きネタ」という感じでしょうか。

 

遥かなる思い出の自動制御理論

最近の技術ノートは出だしに「ヨタばなし」がだいぶ多いなと書いている本人も思いつつも、また今回も『ブロック線図から考える』ということで、「昔ばなし」をば…。

私は大学生のとき、大学キャンパスの近くのボロ・アパート(それは「アパート」だなんて洒落たものではなかったですが…)に4 年間生息していました。途中で別のアパートに脱出しようと思ってはいたものの、結局同じところに4 年間住み続けてしまいました。キャンパスまではチャリで5 分(とても近い…)。

3 年次だったかと思いますが、「自動制御」の授業がありました。自動制御理論といえば、ブロック線図とラプラス変換。当時は「一体、どんな使い方が実際の応用ではできるのだろうか?」と半信半疑で講義を受け始めました。それでも講師の方(非常勤の方だったかと。メーカの方だったような記憶も)の解説は分かりやすく、「これなら理解できそうだ」と思ったものでした。

そしてそれは…、アサイチの授業でした。「出なくては」と毎回思っていましたが、朝起きるとすでに授業の後半の時間(汗)。勤めるようになってからこの行動を考えれば、呑気な話しですよね。チャリで5 分にも関わらず!(笑…さらには費用としての支出、つまり学費を払っているにも関わらず!)

「単位は期末試験を受ければ必ず取れる」という事前情報がありました。たしか少し勉強していたかとは思います。試験の日がやってきました。前の夜は「明日の朝は起きよう」と思い布団に入りました。

試験の当日、「はっ」と布団の中で気が付いた(起きた)時間はすでに試験開始後…。以降、再履修もせずに「自動制御」は流してしまいました。

今思えば、きちんと(それもこんな技術ノートを書くならば)勉強しておけばよかったなあと深く後悔しています。それこそOP アンプや電源回路、つまりアナログ回路は「自動制御/ブロック線図/ラプラス変換」ですからね…。

図 1. 35 年近くぶり。忘れもしない「自動制御」の講義が行われていた講義棟(2019 年夏に撮影)
図 1. 35 年近くぶり。忘れもしない「自動制御」の講義が行われていた講義棟(2019 年夏に撮影)

 

今回のお題の「DC サーボ回路」

図 2 と図3 は今回のお題のDCサーボ回路です[1]。図2 は反転増幅回路構成で図3 は非反転増幅回路構成です(以降、「反転構成」、「非反転構成」とします)。この技術ノートで考えたいのはこれらのDC サーボの周波数特性、つまり「DC サーボの低域カットオフ周波数」についてです。[1]で紹介されている式は意外と複雑で、またLTspice でシミュレーションしてみても「??」という感じで、「これはこの成り立ちを一度探究してみなければ!」と思わせるものなのでした。実はそれと併せて、実はなんとも「よこしま(邪)」な考えがありまして…。「最初に示した『IV アンプの周波数特性をブロック線図で考えていく』という話題と関連するから、タイミングとしても丁度よいか!」なんという勝手な台所事情(?)もあるのでした(汗)。

 

なぜ DC サーボが用いられるのだろうか

出力の DCオフセットが気になる回路にDCサーボが用いられます。「サーボを用いずに低ドリフトのゼロ・ドリフトOPアンプを用いてもよいはずだ」という考えが頭に浮かんでもきますが、周波数特性(高周波・広帯域増幅回路)とか出力電流(重負荷駆動回路)などを考えると、ゼロ・ドリフトOPアンプ単体では構成できないため、DC サーボが用いられるケースも多いことでしょう。図2 や図3 の回路も高速OP アンプのオフセットを低オフセット高精度OPアンプで補償するという構成にしてあります。

図2. 反転構成のDCサーボ回路
図2. 反転構成のDCサーボ回路
図3. 非反転構成のDCサーボ回路(最後に示すように紙面の関係で詳細は次回にゆずる)
図3. 非反転構成のDCサーボ回路(最後に示すように紙面の関係で詳細は次回にゆずる)

それでも、稿末の表1にアナログ・デバイセズのゼロ・ドリフトOPアンプをピックアップしてみました。これらのアンプはオフセット電圧がかなり低くなっています。ぜひご覧いただきたいと思います。

【注】[1]によるとこのDCサーボ回路はオンキヨーで「スーパーサーボ方式」という名前を冠してオーディオ・アンプ製品に採用していたとのこと

 

最初は反転構成のDCサーボ回路のブロック線図を考える

まずは解析が簡単なほうとなる、図2の反転構成DCサーボ回路を考えてみましょう。解析が簡単とはいえ、DCサーボによる「ループ」が形成されています。「果たしてどのように式を立てればよいのか?」という考えがよぎります。落ち着いて考えれば、このDCサーボ・ループの帰還側の部分、積分回路の部分はそれこそ「負帰還」だと気がつきます。

 

非反転増幅回路をブロック線図で表してみる

そこでまず、基本に戻ってみましょう。図4のような非反転増幅(負帰還)回路に立ち戻って、これを図5のようにブロック線図で表してみます。OPアンプの開ループ・ゲイン𝐴と帰還率

数式1

により、入出力間の伝達関数𝐻として

数式2

というよく見る公式が得られることになります。この式の考え方を、実はそのまま図2の回路に適用すればよいのです。とはいっても図2のDCサーボ回路は、U1自体の反転増幅回路(帰還抵抗)と積分回路により、帰還経路が2重になっており複雑ですね。それではひとつずつ考えてまいりましょう。

 

【準備】反転増幅回路のブロック線図モデルで小手調べ

図2のブロック線図を求めたいのですが、いきなり複雑な(図2に相当する)ブロック線図を示すと拒否反応も起きがちでしょう。そこで、図4と図5の関係はよく見るものとしても、図2の一部であり、また当たり前のように使っている図6のような反転増幅回路をどのようにブロック線図として表せばよいかを、以降の小手調べとして示してみましょう。

とはいえ反転増幅回路のブロック線図は「はて?どう考えれば」と思うところではないでしょうか。そういう私も自動制御理論を履修していなかったためか(笑…そんなこともないでしょうが)、結構長いあいだ答えを見つけられませんでした。

それこそ「反転増幅回路のノイズ・ゲインは、同じ帰還抵抗値での非反転増幅回路のノイズ・ゲインと同じ」なんて呪文も存在することから、混乱する話題ではないでしょうか。

ここではこの解析を「重ね合わせの理」で考えてみます。まず図6の出力電圧を

数式

とします。

図4. 非反転増幅回路
図4. 非反転増幅回路
図5. 非反転増幅回路をブロック線図で表してみる
図5. 非反転増幅回路をブロック線図で表してみる

入力電圧を𝑉𝑆、OPアンプの反転入力端子の電圧(端子間電圧)を𝑉𝑖1とすると、

数式3

つぎに入力電圧を

数式

とします。このとき反転入力端子の(端子間の)電圧𝑉𝑖2は、

数式4

重ね合わせにより

数式5

OPアンプの開ループ・ゲインを𝐴とすれば

数式6

です。これを式(5)に代入すると

数式7

また帰還率𝛽を式(1)と同じだとして[式(1)の再掲]、

数式8

とすれば

数式9、10

これから伝達関数𝐻は

数式11

と計算でき、これは図7のように図5の非反転増幅回路のブロックの前段に𝑅2/(𝑅1+𝑅2)の分圧回路があり、これが極性反転し帰還されるモデルになることが分かります[式(11)中のカッコ内の部分は式(2)と図5に相当します]。さらにこれを回路図的に表してみたものを図8に示します。

このように反転増幅回路も非反転増幅回路をベースにモデル化できるわけです。さきに示した『反転増幅のノイズ・ゲインは非反転のものと同じ』というのも、このモデルからそのしくみを理解できることになります。

図6. 反転増幅回路
図6. 反転増幅回路
図7. 反転増幅回路をブロック線図で表してみる
図7. 反転増幅回路をブロック線図で表してみる
図8. 図7のブロック線図を回路図的に表してみる
図8. 図7のブロック線図を回路図的に表してみる

 

反転構成のDCサーボ回路のブロック線図を描いてみる

反転増幅回路のブロック線図が理解できたところで、つづいていよいよ図2の反転構成のDCサーボ回路をブロック線図で表してみましょう。これを図9に示します。U1の反転増幅の経路(信号入力から出力に向かっての構成)は、図7を用いて表すことができます(図中では帰還経路1としています)。

U2の伝達関数の式[𝐼𝑁𝑇(𝑓)とします]は、図6のような単純な反転増幅回路の𝑅1,𝑅2により形成される増幅率

数式12

と同じ考え方で、𝑅2=1/(𝑗2𝜋𝑓𝐶)と置くことで、

数式13

と表すことができます。式中の𝑅3は図2の積分回路U2の入力抵抗です。U2の積分回路は信号極性が反転しますので(反転増幅回路と同じなので)、マイナスの符号をつけています。

この積分回路U2の出力は𝑅4,𝑅5により形成される分圧回路で

数式14

として分圧されます。この部分は図9では帰還経路2としています。これらにより、全体の伝達関数が得られます。

ここで重箱の隅をつついて積分回路U2について、𝑓→0を考えると、𝐼𝑁𝑇(𝑓)→∞となってしまいます…。OPアンプの開ループ・ゲインは有限なので、本来は低域の周波数では𝐼𝑁𝑇(𝑓)は有限値となります。まあ今回の検討ではこれを考えないことにしておきます(開ループ・ゲインは一般的に十分に大きいので)。ラプラス演算子(s=𝑗2𝜋𝑓と置いて…) を使えば

数式15

とすることもできますが、あまり気にしないでいただければと…。なお図9はラプラス演算子で示してあります。

図9. 反転構成のDCサーボ回路をブロック線図で表してみる(その1)
図9. 反転構成のDCサーボ回路をブロック線図で表してみる(その1)
図10. 反転構成のDCサーボ回路をブロック線図で表してみる(その2)
図10. 反転構成のDCサーボ回路をブロック線図で表してみる(その2)

さて積分回路U2は極性が反転しています。この信号はU1の非反転入力端子側に帰還されていますが、極性が反転しているため、結果的には負帰還動作することになります。

そのため図9はさらに図10のように書き換えることができます。

そうすると帰還経路1(帰還抵抗)と帰還経路2(積分回路)の二つの負帰還回路が合算されるようにモデル化できます。この帰還条件を図5に相当するかたちで式(2)の各変数に当てはめてみれば、OPアンプの開ループ・ゲイン𝐴と、 帰還経路

数式16

として表すことができます。

 

反転構成のDCサーボ回路の伝達関数を考える

 

伝達関数を計算してみる

そうすると式(2)から

数式17

ここで𝐴はOPアンプの開ループ・ゲインですが、低域の周波数のみしか考えないので、定数かつ十分に大きい値として考え、𝐴=∞とすると𝐻(𝑠)は

数式18

となります。-3dBの低域カットオフ周波数は

数式19

から(実数部と虚数部が等しい条件であることから)

数式20

と計算でき、s=𝑗2𝜋𝑓から

数式21

として計算できます。𝑠=𝑗2𝜋𝑓が大きくなると(周波数が高くなると)、式(18)の分母の第1項が残り

数式22

に収束して、帰還経路1で形成される(常識的な)反転回路の増幅率で動作することも分かります。

 

周波数特性をシミュレーションしてみる

見てお分かりのとおり、図2はLTspiceのシミュレーション回路図ですね…(笑)。ここまでの計算が正しいかどうか、シミュレーションしてみましょう。図11はシミュレーション結果で、-3dB低域カットオフ周波数のところにマーカを置いてあります。0.861 Hzになっています。図2の定数から計算した結果として𝑓𝐿𝑜𝑤−3dB=0.875 Hzになりますから、若干は誤差がありますが、ここまでの検討が正しいことが分かりました。

図11. 反転構成のDCサーボ回路(図2)の周波数特性を シミュレーションしてみる
図11. 反転構成のDCサーボ回路(図2)の周波数特性を シミュレーションしてみる

また式(21)から分かることは、低域カットオフ周波数は帰還抵抗や分圧抵抗に依存していることです…。なんだか不思議な気もしますが、面白いものですね。

ちなみにここで使用した、信号経路用OPアンプはADA4857-1/-2というOPアンプで、参考までにご紹介しておくと、

ADA4857-1 オペアンプ、高速、超低歪み、低消費電力、低ノイズ

https://www.analog.com/jp/ada4857-1

【概要】

ADA4857は、ユニティ・ゲインで安定動作する、高速、低歪み、ロー・ノイズ、高スルーレートな特性を持つ電圧帰還型アンプです。10MHzでのSFDR -88dBを備えたADA4857は、超音波、ATE、アクティブ・フィルタあるいはADコンバータのドライバなどのアプリケーションに最適なソリューションです。アナログ・デバイセズ社独自の次世代XFCBプロセスと革新的なアーキテクチャにより、このような高性能なアンプが実現可能になりました。

ADA4857は、帯域幅850MHz、スルーレート2,800V/μsを備え、セトリングは15nsで0.1%まで到達します。広い電圧範囲(5V~10V)を備えているため、ADA4857は高いダイナミックレンジ、高精度、速度を必要とするシステムにおいて、理想的な製品候補の一つといえます。

(後略)

高速OPアンプゆえ、入力オフセット電圧は高めで、データシートには±2mV typと記載されています。図2の回路はこのU1のADA4857の周波数特性で動作します。

一方でDC補正用OPアンプは勝手知ったるOP2177で、

OP2177 オペアンプ、デュアル、高精度、ロー・ノイズ、低入力バイアス電流

https://www.analog.com/jp/op2177

【概要】

OPx177ファミリーは、超高精度でシングル、デュアル、クワッドのアンプが揃っており、極めて小さなオフセット電圧およびドリフト、低入力バイアス電流、低ノイズ、低消費電力を特長としています。1000pFを超える容量性負荷に対して、外部補償なしで安定した動作が可能です。供給電流はアンプあたり30Vで500μA以下です。内部の500Ω直列抵抗は入力を保護し、入力信号がどちら側の電源電圧から数ボルトを超えても、位相反転なしで動作します。

(後略)

高精度OPアンプゆえ、入力オフセット電圧は低めで、データシートには15μV typと記載されています。図2の回路はこのU2のOP2177のオフセット誤差を基準にして動作することになります。

 

つづいて難関の非反転構成のDCサーボ回路を考えたいところだが…

このTNJ-062で非反転構成のDCサーボ回路まで検討して1回で終わりにしようと思って書き出しましたが、あっという間に紙面が埋まってしまいました。そこで非反転構成のDCサーボ回路の検討は次の技術ノートに譲ることとしました。

この技術ノートの最後として、ここまで検討した図2の反転構成のDCサーボ回路に、10mVのステップ電圧を加えたときの出力でのオフセット補正動作のようすをシミュレーションしたものを図12に示して、一旦この技術ノートは終わりにさせていただこうと思います。

なお最初に示したように、最終頁に、アナログ・デバイセズのゼロ・ドリフトOPアンプをピックアップしたものをリストにしてみました。高精度OPアンプのOP2177の入力オフセット電圧が15μVtypでかなり低いと示しましたが、それよりもさらに低いオフセット電圧になっていることが分かります。

図2のU2のDC補正用OPアンプをこれらゼロ・ドリフトOPアンプに変えれば、さらに低い出力オフセットのDCサーボを形成することもできます。

図12. 反転構成のDCサーボ回路(図2)の補償動作を シミュレーションしてみる
図12. 反転構成のDCサーボ回路(図2)の補償動作を シミュレーションしてみる

 

ときは経ち・ときを経て

ということで図1は私が通った大学キャンパスのご紹介でしたが、その最寄り駅も35年ほどのときを経て、大きく変遷しました。当時の中央線は地上に線路がありました(これを「地平鉄道」というそうですね[2])。ときは経ち、ときを経て、現在は図13のように高架鉄道となっています…。当時のホームのようすは今でも思い出される…。そしてあの飲み屋、あの食堂…。

図13. 中央線某駅の高架鉄道駅のようす。私が学生だったときはひなびた地上駅だった。それこそ「隔世の感」
図13. 中央線某駅の高架鉄道駅のようす。私が学生だったときはひなびた地上駅だった。それこそ「隔世の感」
品番 オフセット電圧 オフセット電圧温度ドリフト アンプ個数 帯域幅 スルーレート バイアス電流(max)
ADA4528-1 0.3 µV 2 nV/°C 1 3.4 MHz 500 mV/µs 200 pA
ADA4528-2 0.3 µV 2 nV/°C 2 3.4 MHz 500 mV/µs 250 pA
LTC2050HV 0.5 µV 10 nV/°C 1 3 MHz 2 V/µs 75 pA
LTC2050 0.5 µV 10 nV/°C 1 3 MHz 2 V/µs 75 pA
LTC2052 0.5 µV 10 nV/°C 4 3 MHz 2 V/µs 75 pA
LTC2052HV 0.5 µV 10 nV/°C 4 3 MHz 2 V/µs 75 pA
LTC2051 0.5 µV 10 nV/°C 2 3 MHz 2 V/µs 75 pA
LTC2051HV 0.5 µV 10 nV/°C 2 3 MHz 2 V/µs 75 pA
LTC1151 0.5 µV 10 nV/°C 2 2 MHz 2.5 V/µs 100 pA
LTC1150 0.5 µV 10 nV/°C 1 2.5 MHz 3 V/µs 100 pA
LTC1051 0.5 µV 10 nV/°C 2 2.5 MHz 4 V/µs 65 pA
LTC1053 0.5 µV 10 nV/°C 4 2.5 MHz 4 V/µs 65 pA
LTC1050 0.5 µV 10 nV/°C 1 2.5 MHz 4 V/µs 30 pA
LTC1052 0.5 µV 10 nV/°C 1 1.2 MHz 4 V/µs 30 pA
LTC2057 0.5 µV 15 nV/°C 1 1.5 MHz 1.2 V/µs 200 pA
LTC2057HV 0.5 µV 15 nV/°C 1 1.5 MHz 1.2 V/µs 200 pA
LTC2055 0.5 µV 20 nV/°C 2 500 kHz 500 mV/µs 150 pA
LTC2055HV 0.5 µV 20 nV/°C 2 500 kHz 500 mV/µs 150 pA
LTC2054 0.5 µV 20 nV/°C 1 500 kHz 500 mV/µs 150 pA
LTC2054HV 0.5 µV 20 nV/°C 1 500 kHz 500 mV/µs 150 pA
LTC2058 0.5 µV 25 nV/°C 2 2.5 MHz 1.6 V/µs 100 pA
ADA4638-1 0.5 µV 80 nV/°C 1 1.5 MHz 1.5 V/µs 90 pA
ADA4522-1 0.7 µV 2.5 nV/°C 1 2.7 MHz 1.7 V/µs 150 pA
ADA4522-4 0.7 µV 2.5 nV/°C 4 2.7 MHz 1.7 V/µs 150 pA
ADA4522-2 0.7 µV 4 nV/°C 2 2.7 MHz 1.7 V/µs 150 pA
AD8630 1 µV 2 nV/°C 4 2.5 MHz 1 V/µs 300 pA
AD8629 1 µV 2 nV/°C 2 2.5 MHz 1 V/µs 100 pA
AD8628 1 µV 2 nV/°C 1 2.5 MHz 1 V/µs 100 pA
AD8551 1 µV 5 nV/°C 1 1.5 MHz 400 mV/µs 50 pA
AD8552 1 µV 5 nV/°C 2 1.5 MHz 400 mV/µs 50 pA
AD8554 1 µV 5 nV/°C 4 1.5 MHz 400 mV/µs 50 pA
AD8571 1 µV 5 nV/°C 1 1.5 MHz 400 mV/µs 50 pA
AD8572 1 µV 5 nV/°C 2 1.5 MHz 400 mV/µs 50 pA
AD8574 1 µV 5 nV/°C 4 1.5 MHz 400 mV/µs 50 pA
LTC1152 1 µV 10 nV/°C 1 700 kHz 500 mV/µs 100 pA
ADA4051-1 2 µV 20 nV/°C 1 125 kHz 60 mV/µs 70 pA
ADA4051-2 2 µV 20 nV/°C 2 125 kHz 60 mV/µs 70 pA
LTC1049 2 µV 20 nV/°C 1 800 kHz 800 mV/µs 50 pA
LTC1047 3 µV 10 nV/°C 2 200 kHz 200 mV/µs 30 pA
AD8639 3 µV 30 nV/°C 2 1.5 MHz 2 V/µs 75 pA
表1. アナログ・デバイセズのゼロ・ドリフトOPアンプ

著者について

石井 聡
1963年千葉県生まれ。1985年第1級無線技術士合格。1986年東京農工大学電気工学科卒業、同年電子機器メーカ入社、長く電子回路設計業務に従事。1994年技術士(電気・電子部門)合格。2002年横浜国立大学大学院博士課程後期(電子情報工学専攻・社会人特別選抜)修了。博士(工学)。2009年アナログ・デバイセズ株式会社入社、現在に至る。2018年中小企業診断士登録。
デジタル回路(FPGAやASIC)からアナログ、高周波回路まで多...

この記事に関して

最新メディア 20

Subtitle
さらに詳しく
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成