5G送受信基地局におけるトランスミッタのラインアップ、設計、評価の簡略化

要約

LTEや5Gなどのワイヤレス通信規格により、これまでより高いデータレートとスペクトル効率が重視されるようになり、ワイヤレス製品の受託メーカー（OEM）は直交周波数分割多重（OFDM）などの新しい伝送フォーマットを採用する方向に駆りたてられています。しかし、これらの信号は包絡線が大きく変動し、ピーク対平均電力比（PAPR）が大きいことから、パワー・アンプ（PA）の非直線性歪みに対して特に脆弱です。この高PAPR信号と共に、PAの非直線性は、結果としてビット・エラー・レート（BER）を増加してS/N比を減少させる、相当な量の信号歪みの原因となる可能性があります。本稿では、PAPRについて、それが何に由来するのか、それによって送信ラインアップのRFコンポーネントをどう分析できるか、どのようにしたらシグナル・チェーンへの影響をなくせるか、あるいは少なくとも軽減できるかについて説明します。

はじめに

OFDMなどの新しい変調フォーマットや、様々な形態の直交振幅変調（QAM）では、その信号包絡線が大きく変動します。そのため、信号のPAPRが大きくなります。高PAPRの信号を非直線性PAで処理すると、スペクトル再生が発生します。スペクトル再生とは、元の入力信号にはなくゲイン圧縮によって生じる、新しい周波数のことです。高PAPRはインバンド歪みの原因となり、これがシステム全体のBER性能を低下させます。本稿では、デジタル・プリディストーション（DPD）エンジンおよびクレスト・ファクタ低減（CFR）エンジンを用いて、システムにおける効率と直線性の適切なトレードオフを見つけるのに役立つソリューションについて説明します。

OFDM変調—誰もが行っています！

LTEおよび5Gのシステムでは、複数のキャリア（搬送波）を並列に伝送するキャリア・アグリゲーションを用いて、帯域幅とデータレートを増加させます。これらのネットワークでは、OFDM変調が利用されます。これは、スペクトル効率の向上を可能にし、レシーバの信号復調能力に対するマルチパス反射の影響を軽減する、非常に成熟した広く用いられているマルチキャリア伝送手法です。OFDMでは、最終的な波形は情報を搬送するサブキャリアの直交和となり、サブキャリアごとに、固有の中心周波数と変調方式があります。時間領域では、これらのサブキャリアのピークが揃い、集約された大きなOFDM波形ピークを生成する場合があります。OFDMのユニークな特徴の1つは、図1に示すように、1つのサブキャリアのヌル（つまりゼロ振幅）が他のサブキャリアのピークに一致するよう、サブキャリア波形が直交して組み合わせられる点です。それにより、チャンネル帯域幅を比較的効率的に利用できるため、従来のシングルキャリア変調よりも優れたスペクトル効率が得られます。

この他、OFDMには、マルチパス・フェージングに対する堅牢性など、いくつかの利点があります。しかし、OFDM変調の大きな問題の1つは、伝送波形が高PAPRによる悪影響を受ける点です。図2に、各種の一般的なモバイル技術または変調タイプのPAPRを示します。新たな規格や変調技術が現れるたびに、代表的なPAPRは着実に増加していることがわかります。

OFDM信号におけるPAPR

前述のように、OFDM変調で可能となるキャリア・アグリゲーションを用いると、5Gシステムにおいて、帯域幅とデータレートが増加します。OFDMでは、包絡線が一定でない信号も発生します。そしてこれが高PAPRの原因となり、システムの損傷に寄与する可能性があります。RF信号ラインアップのRFパワー・コンポーネント、特にPAが、予想される電圧ピークを処理するのに適切な仕様となっていない場合、これらのコンポーネントは正常に動作できない可能性があります。PAPRが高いために、PAがその非直線性動作領域である飽和状態に完全に追い込まれることでその効率が低下し、それによって、信号のスペクトル拡散の原因となる歪みが生じます。PAの非直線性は常に、包絡線が一定でないデジタル変調方式に対する重要な設計課題でした。図3に、ADRV9040のトランスミッタ出力でキャプチャされた、時間領域のLTE 64-QAM信号を示します。

相補累積分布関数

OFDM信号では、その形状ゆえに、適切な測定を行うには統計的な手法が必要です。RFシグナル・チェーンでのPAPR低減性能を評価するには、相補累積分布関数（CCDF）が用いられます。LTEのダウンリンクである帯域幅が10MHzで64 QAMのサブキャリア変調信号の伝送波形を、図4aに示します。図4bのCCDFは、信号電力が、0.01%の時間において、平均値を少なくとも7.4dB上回っていることを示しています。理論的な最大ピークは確率が0%となる点で発生しますが、このプロットからは不明です。グラフがx軸（0.01%つまり10e^–4の確率）と交わるのは、PAPRが約7.4dBの場合です。これは、10,000サンプルごとに1つのサンプルが平均電力を7.4dB以上上回ると見込まれることを示しています。

このCCDFのグラフを更に詳細に調べる場合には、y軸は累積確率であり、通常は対数スケールでプロットされる点に注意してください。また、x軸はdBを単位とする電力である点に注意してください。このグラフは、信号電力が平均電力以上となる確率または時間のパーセンテージを示しています。要するに、CCDFプロットは、信号が平均電力レベル以上で費やす時間量を各電力レベルについて描写したものです。CCDF曲線を右方向に移動するにつれ、ピーク電力対平均電力比は増加します。

CCDFプロットは直線的な動作を検証するもので、多くの場合、PAの直後で測定されます。電力レベルが変化した際のゲインの変化を追跡するために一般的に用いられている方法と比較して、この方法は、より正確な信号圧縮の描写を提供できます。クレスト・ファクタの発生を統計的に解析することは、システムのBERやエラー・ベクトル振幅（EVM）に対するアンプ圧縮の影響を設計者が評価する際の、貴重なツールとなります。

では、なぜPAPRが重要なのでしょうか？

PAは本来、非直線的な性質を持っており、直線性と効率との間でトレードオフがあります。非直線性に関して一般的に問題となるのはゲイン圧縮および位相歪みで、これにはインバンドおよびアウトオブバンドの歪みが含まれます。これらの要素のそれぞれが、システムのBER性能を低下させる他、アウトオブバンドのスペクトル再生を生じさせます。それにより、隣接チャンネルの干渉が発生し、規制当局により義務付けられたアウトオブバンド放射規格に違反することになります。

PAをテストする間、入力振幅は、測定された比が1dB減少するまで（1dBのゲイン圧縮が示されるまで）、徐々に増加します。1dB圧縮ポイントは、RF設計者にアンプ性能に関して前提となる情報を与える、重要な性能指数の1つです。本質的には、アンプの1dB圧縮ポイントは、デバイスのゲインがその小信号時の値から1dB低下する出力電力として定義されます。このパラメータは、一般的にアンプの非直線性が始まるリファレンス・ポイントとして用いられ、アンプの最大使用可能ピーク出力電力にほぼ等しい値です。そのため、多くのRF設計者は、通常、PAの最大動作出力電力を1dB圧縮ポイントより数dB低い値に見積もります。したがって、高PAPRの信号によりPAが飽和することのないようにするために、PAの1dB圧縮ポイントを見つけることが重要な作業となります。PAPRはクレスト・ファクタとも呼ばれます。1dB圧縮ポイントが示されたAM-AM曲線を図5に示します。

PAを評価し、その1dB圧縮ポイントを特定したら、入力電力をバックオフさせてPAを直線領域で動作させ（例えばPAをその動作曲線の直線部分の範囲内において比較的低電力で動作させ）、スペクトル再生を防ぐ必要があります。間違いないですね？ 残念ながら、必ずしもその通りではありません。

単に入力をバックオフさせてPAの飽和点から遠ざけることで、確かに上述の非直線性問題を全て防ぐことはできますが、効率は非常に低くなり、放熱が増加します。システムの消費電力を増加させることでこの低効率の問題を解決するのは、実際的なトレードオフではありません。図2からわかるように、既存のスペクトルを更に活用するために規格団体が新しい変調方式で革新を推進するのに伴い、信号のクレスト・ファクタはますます高くなります。そのため、PAにバックオフを用いる戦略は長期的にはうまく行きそうにありません。本稿の次のセクションでは、2つの実行戦略を説明します。これらを組み合わせると、PAを飽和点まで動作させながら、良い直線性を維持し、効率を大幅に増加できます。1つ目は、振幅クリッピング手法を用いてPAPRを低減する方法で、2つ目は、目的の電力範囲全体にわたりPAの非直線応答を直線化する方法です。

極めて良好な結果をもたらすデジタル・フロントエンド・ソリューションの2つの特徴

ワイヤレス・デジタル・フロントエンド（DFE）システムでは、DPD、デジタル・アップコンバージョン（DUC）、デジタル・ダウンコンバージョン（DDC）、CFRなど、広範なサブシステムが用いられます。これ以外にも、DCオフセット・キャリブレーション、パルス整形、イメージ除去、デジタル・ミキシング、遅延／ゲイン／不均衡補償、誤差補正、その他の関連ブロックなど、重要な領域があります。PAの出力でキャプチャされたデータは、DPD回路で使用してPA出力を直線化します。DPDはPAをより効率的に動作させることでシステムの直線性を改善するのに対し、CFRは信号のPAPRを制限するのに役立ちます。CFRの後にDPDエンジンを用いることで信号のダイナミック・レンジを減らし、PAが直線領域を超えて動作できるようにします。これらの各ブロックがDFEの主要機能を担いますが、本稿のこのセクションでは、CFRブロックおよびDPDブロックにのみ焦点を置きます。

クレスト・ファクタ低減

OFDM波形の入力信号のほとんどはPAの直線範囲内に収まります。しかし、上述のように、信号にはPAの直線動作範囲を超える可能性のあるピークがあり、これがシステム損傷に寄与するため長期信頼性の問題が生じます。繰り返しになりますが、飽和させない最大限の入力電力でPAを駆動することを強く推奨します。ピークによる飽和を防止するには、CFRを用います。これは、信号全体を減衰するのでなく、PAの直線範囲を超える信号部分のみを減衰します。簡単に言えば、CFRはPAの直線性を保つ手助けをします。

ピークが抑制されると出力電力が一定になり、それによって信号がPAの直線範囲内に確実に収まるようになります。なお、CFRは直線化手法ではなく、効率を向上するための手法である点に注意してください。CFRを最も効果的に実施した場合、送信信号のピークを除去してピーク対平均電力比を低減すると同時に、必要なスペクトル放射マスク、隣接チャンネル漏洩電力比、EVMの各仕様を満たすことができます。図6に、スレッショルド・レベルを超えて検出される信号ピークを示します。ピークの大きさは一定の目標値未満に低減されています。通常、この後にフィルタ処理を行って、信号スペクトルを整形します。

CFRの短所は、クリッピングがインバンド信号歪みの原因となり、それによってBER性能の低下と、アウトオブバンドの干渉信号を隣接チャンネルに混入させるアウトオブバンド放射が生じることです。簡単に言えば、クリッピングの結果、信号のACLRおよびEVMが悪化します。クリッピングされた信号のフィルタ処理を行うことでアウトオブバンド放射を減らしますが、それと引き換えにピークの再生が生じます。

デジタル・プリディストーション

DPDを用いると、直線特性を悪化させることなくPAの動作を飽和領域まで拡張できます。DPDを用いることで、RF設計者は、効率的でありながら依然として非直線的なPAの領域でシステムを動作させると同時に、OFDM変調で要求される伝送信号の直線性を保持できます。言い換えると、DPDを用いることでPAの直線領域は拡張されます。DPDエンジンは、PAの反転したAM-AM特性およびAM-PM特性をモデル化することで、プリディストータ係数を生成します。本質的には、DPDは、PAがその効率がピークになる点で動作しているときに生成する信号の質を向上することに、焦点を置いています。DPDの目的は、PAのゲインを補償する反転した非直線性を導入することです。これは、正確に反対方向の歪みを入力波形に導入してPAのインバンドの非直線的な結果を補償することで、非直線PAの直線性を改善するための手法です。図7に、PA応答を直線化するためのDPDのコンセプトを示します。

これは、伝送データのプリディストーションをデジタル領域で行い、アナログ領域のPA圧縮によって生じる歪みを打ち消すという原理で機能します。DPDを行うための方法には、基本的なルックアップ・テーブル（LUT）などの簡単なソリューションから、より複雑なリアルタイム信号処理手法まで、多岐にわたっています。DPDの実行は、メモリレス・モデルとメモリ対応モデルに分類できます。

メモリレスDPD

メモリレスDPDは、現在のサンプルのみに基づいて、IQサンプルの振幅と位相を補正します。厳密にメモリレスのPAは、そのAM-AM変換とAM-PM変換で特性を表現できます。この瞬時非直線性は、通常、PAのAM-AM応答およびAM-PM応答で特性が表現されます。ここで、PA出力の出力信号振幅および位相偏差は現在の入力の振幅の関数で与えられます。そのため、メモリレスPAはそのAM-AM応答およびAM-PM応答によって特性を表現できます。これらの測定結果を用いて、各入力電力／位相の組み合わせと目的の直線出力を生成するのに必要な電力／位相とを関連付けるLUTデータが作成されます。メモリレスDPDの利点は、ルックアップ・テーブルのように比較的簡単に実行できる点です。図8に、帯域幅が2 × 100MHzと400MHzの4096個のサンプルからなるデータセットにDPD補正を適用したPAと適用しないPAのAM-AM応答を示します。

メモリ対応DPD

伝送信号の帯域幅が広がるのに伴い、PAはメモリ効果を示し始めます。このメモリ効果は、バイアス・ネットワーク、デカップリング・キャパシタ、電源回路など、特定のコンポーネントにおける不均一な周波数応答で、アクティブ・デバイスの熱定数にその原因を帰すことができます。その結果、PAの現在の出力は、現在の入力だけでなくそれまでの入力値にも依存します。これが該当する場合、そのPAはメモリ効果のある非直線性システムになっていることを意味します。メモリ対応DPDは、IQデータ・サンプルの振幅と位相を、それ以前のいくつかのサンプルとそれらの相互依存性に基づいて補正します。一般的に、PAの応答は現在の信号振幅だけでなく、以前のサンプルの振幅にも依存します。したがって、デジタル・プリディストータもメモリ構造を必要とします。これがDPDの数学的なバックボーンとなります。Volterra級数は、メモリ効果のある非直線性を表す最も一般的なタイプの多項式で、メモリ効果を持つ非直線性システムをモデル化するために用いられます。そのため、メモリを導入する最も一般的な方法はVolterra級数を用いることです。Volterra級数を用いたPAの歪みのモデリングに関する数学的背景の詳細な説明については、本稿の範囲を超えているため、Masterson (2022)²を参照してください。

5G RFシグナル・チェーンを簡単に設計するためのフレームワーク

ADRV9040 RFトランシーバーは、5G通信システムのRFシグナル・チェーン・ラインアップの設計、実装、テストを容易にできるようにする、合理的なフレームワークを実現します。ディスクリートなマッシブMulti In Multi Out（MIMO）システムはそのディスクリートな形での配置に、RFトランシーバー、DFEFPGA、ベースバンドFPGA/ASIC、制御FPGAを含む、4つのチップ・レベルを必要とします。このトランシーバーにはDFEが集積されているため、DPD、CFR、DUC、DDCの各ブロックがコンピュータ・コードで実行される競合ディスクリート・ソリューションとは異なり、複数のFPGAを用いる必要はありません。FPGAを実装すると、通常、コストと消費電力が増加します。この高集積RFトランシーバーにより、そのような消費電力の大きいFPGAを使わずに済みます。本稿のこのセクションでは、このRFトランシーバーにスポットを当て、更に、代表的なPAゲイン・ラインアップをチェックすることと、デバイス内でレジスタ書込みを行うことでノイズ制限の健全性チェックを行うことを目的として提案されたフレームワークにもスポットを当てます。

この高集積無線周波数アジャイル・トランシーバーのシステム・オン・チップ（SoC）は、8個のトランスミッタ、トランスミッタ・チャンネルをモニタするための2個のオブザベーション・レシーバ、8個のレシーバ、集積化された局部発振器（LO）およびクロック・シンセサイザ、デジタル信号処理機能を備え、強力なデジタル・フロントエンド能力を持つフル機能トランシーバーを提供します。このデバイスは、スモール・セル無線ユニット（RU）、マクロ4G/5G RU、マッシブMIMO RUなどのセルラ・インフラストラクチャ・アプリケーションで必要とされる、高い無線性能と低消費電力性能を備えています。このフル機能トランシーバー・サブシステムには、自動および手動の減衰制御、DCオフセット補正、直交誤差補正、デジタル・フィルタなどの機能があります。トランシーバーには、全機能を内蔵したデジタル・フロントエンドがあり、DPD（最大400MHzのIBW）、高性能3段CFRエンジン、どちらも最大8個のコンポーネント・キャリアに対応可能な集積化デジタル・ダウンコンバージョンおよびデジタル・アップコンバージョンなど、いくつかの重要なブロックをサポートしています。このデバイスは、スモール・セル・シングルバンド、マルチバンド、TDDマッシブMIMO、マクロRU装置のTDD/FDDを用いる展開やアプリケーションに最適です。図9に機能ブロックの概略図を示します。

ZIFベースのアーキテクチャ

ADRV9040の送信信号パスおよび受信信号パスは、ゼロIF（ZIF）アーキテクチャを用いています。このアーキテクチャは、非連続マルチキャリアRUアプリケーションに適したダイナミック・レンジを持ち、広い帯域幅を実現します。このZIFアーキテクチャは、低消費電力であることに加え、RF周波数と帯域幅のアジリティ機能があることが長所です。このアーキテクチャは、ディスクリート・ソリューションに比べ、サイズ、重量、消費電力の点で利点があります。OEMはこのアーキテクチャにより、40%の軽量化と約10%のエネルギー効率の向上を可能にする、最小最軽量の5GマッシブMIMOを設計できます。フル機能小信号無線ボードを分析すると、単純な派生RUに比べ、ZIFアーキテクチャにより、RF BOMで（32T32Rにつき）大幅なコスト削減が可能であることがわかります。

また、ゼロIFアーキテクチャは、LO周波数でもエネルギーを伝送します。直交誤差およびLOリーク誤差（例えばキャリアがLOの中心にないなど）は、IQミキシング・パスやデータ・パスにおける差異（例えば、2つのミキサが真に同じ特性になっていない）により生じます。これは、マルチキャリア・アプリケーションおよび非対称キャリア・アプリケーションでは更に大きな問題です。この不要な放射を低減するために、トランシーバーにはTx LOリーク補正アルゴリズムがあります。これは、初期キャリブレーションと、その後の稼働時に用いられるトラッキング・キャリブレーションの両方で用いられます。

CFRブロック

このデバイスのCFRは、PAの直線性を維持する助けとなります。この低消費電力CFRエンジンを用いることで、入力信号のピーク対平均電力比を低減し、高効率の伝送ラインアップを可能にします。上述のように、補正されたピークのスペクトル再生はCFRにとって常に重要な要素です。CFRブロックの影響がOEMシステム仕様と確実に整合するようアルゴリズムを最適化する上で、ADRV9040は重要な役割を果たす点に注意することが重要です。理想的なCFRブロックでは、レイテンシが非常に低く、また、ピークの喪失はありません。

図10に、5G新無線（New Radio = NR）信号でのPAPR低減の結果を示します。プリCFR（左図）のプロットは、ピーク圧縮を示しています。これは、PAPRが増加するにつれ、出力信号のCCDF（黄色線）がガウシアン・リファレンスである入力のCCDF（緑色線）よりも急な割合で低下していることで示されます。これに対し、ポストCFR（右図）では、大幅に改善された5G NR信号が示されており、そのCCDFはガウシアン信号のCCDFと同等のものになっています。

このCFRは、信号をPAの直線範囲内に収めるよう、検出されたピークから事前に計算したパルスを差し引く、一種のパルス・キャンセル手法を用いて行われています。CFRブロックは、CFRエンジンの3つのコピーで構成されており、それぞれが、ピークを検出するための検出スレッショルドと、検出されたピークの減衰目標値である補正スレッショルドを用いています。これらのスペクトル整形された補正パルスをデータ・ストリームから差し引いて、信号をPAの直線範囲に収まるようにします。補正パルスは、隣接帯域へのノイズ・リークを制御するため、スペクトル整形する必要があります。ADRV9040は、デバイスの2種類のキャリア設定に対応して同時に2つの補正パルスを保持することができます。これらの補正パルスは事前にロードでき、デバイスは2つのキャリア設定の間でオンザフライで切り替えることができます。

DPDブロック

デバイスには、全機能を内蔵した低消費電力DPDエンジンがあり、RFシグナル・チェーンの直線化アプリケーションで使用できます。このエンジンは業界トップクラスのDPD性能を有しています。上述のように、メモリを導入する最も一般的な方法はVolterra級数を用いることです。このDPDエンジンは、よく知られたVolterra級数の一般化されたサブセットである一般化メモリ多項式（GMP）および動的偏差低減（DDR）を簡略化して実装し、それを基盤としています。ADRV9040で用いている一般化メモリ多項式については、このトランシーバーのユーザ・ガイドおよびその他の付随設計資料に詳しく述べられています。反転PAモデル（PA^–1）は、DPDアクチュエータ・ハードウェアを通じて補間されたデジタル・ベースバンド・サンプルに適用されます。専用に組み込まれたArm^® Cortex^® A55プロセッサが、GMP係数を計算するために用いられます。DPDアクチュエータは、プログラマブルな多項式計算ツールです。図11に、補間されたデジタル・ベースバンド・サンプルに適用されるPA^–1モデルを示します。

このDPDアルゴリズムは、間接学習DPDメカニズムと直接学習DPDメカニズムの両方に対応し、DPDモデル係数を抽出します。間接学習では、オブザベーション・レシーバのデータをリファレンスに用いて、そのリファレンスに対応する入力サンプルを予測するのに対し、直接学習では、プリDPDアクチュエータの伝送信号をリファレンスに用いて、観測されたデータとリファレンス・データの差を最小化します。両者の違いは、間接学習アルゴリズムの方が時間効率が優れているのに対し、直接学習アルゴリズムは収束する時間が長いため正確さに優っている点です。DPDを必要としないシステム・アプリケーションのために、ADRV9040には、GPIO制御を通じてプリディストーションをバイパスするメカニズムが備わっています。図12に、20MHzのLTE信号に対しDPDを適用した後のACLRにおける電力スペクトル密度の改善を示します。左側の図に示されているACLRの裾の原因となった欠陥が、右側の図ではDPDを用いることで取り除かれています。

パワー・マネージメントに関する考慮事項

ADRV9040を適切な電力ソリューションを用いて設計することは、TDDの受信から送信への遷移時における最初のシンボルがないEVM（サイクリック・プリフィックスなど）のような問題を回避し、最適なRF性能を実現するために重要です。アナログ・デバイセズのSilent Switcher^®技術には、高いスイッチング周波数、超低実効値ノイズ、超低スポット・ノイズなど、いくつかの差別化要素があります。Silent Switcher 3の電力設計では、必要な部品数が少なく、PCBのフットプリント（サイズ）を小さくできます。そして、最も重要なのは、トランジェント・セトリング・タイムがより短く、かつ制御性に優れているため、EMI放射を極めて低く抑えることができる点です。図13に、マクロ基地局の概略ブロック図を、ADRV9040の電源レールに給電するためのいくつかの推奨パワーIC（LT8627SPおよびADM7172）と共に示します。

ADS10-V1EBZおよびADRV904X-MB/PCBZ評価用プラットフォーム

ADRV9040の評価用プラットフォームを用いることで、ユーザの設計をテストするための単純で簡潔なフレームワークを容易に確立できます。図14に、ADS10-V1EBZ（マザーボード）とADRV904X-MB/PCBZ評価用ボードを示します。評価用システムを発注する場合は、アナログ・デバイセズの最寄りの代理店にご連絡ください。RF設計者に必要なのは、装置を評価用プラットフォームに接続し、様々なプロットをキャプチャするだけです。一方、ADRV9040が、データ・バイトのレジスタへの書込みを通じて最適な性能設定を見出すための、最も手間のかかる作業を担います。

まとめ

キャリア・アグリゲーションを通じてより高いデータレートの通信と向上したスペクトル効率を可能にするテレコム技術の進歩は、PAPRの増大にも寄与しています。しかし、巧みに設計されたADRV9040トランシーバーにCFR機能とDPD機能を組み込むことで、無線設計プロセスは簡略化され、従来のFPGAベースの実行方法に比べ、RFの部品表（BOM）のコスト、ボード・サイズ、重量、消費電力を低減できます。数多くのワイヤレス基地局およびリモート・ユニットがグローバルに展開されているため、パワー・アンプの効率が向上することで、サービス・プロバイダの消費エネルギーと冷却コストは大幅に削減されます。これは、市場投入までの時間を短縮するだけでなく、運用コスト（エネルギーおよび出張サービス費用）の削減に役立ち、また、ネットワーク内に展開した場合の適合性も確保します。

参考資料

¹ “「 ADRV9040：DFE、400MHz iBW RFトランシーバーを実装した8T8R SoC」アナログ・デバイセズ、2021年。

² C laire Masterson.「 RF通信向けのデジタル・プリディストーション：数式による理解から実装まで」アナログ・ダイアログ、Vol. 56、No. 2、2022年4月。

著者について