高性能シグマ-デルタADCの50/60Hzノイズ除去に対するクロック耐性の効果について\r\n
要約
このアプリケーションノートでは、シグマ-デルタADC固有のローパスデシメーションおよびディジタルフィルタの性能に対するクロック耐性の効果、特に、フィルタノッチ周波数について検討します。低帯域幅シグマ-デルタアプリケーションは一般に、ディジタルフィルタを活用して、50Hz、60Hz、または同時の50Hz/60Hzノイズ除去を提供します。外部クロック水晶の選択や内部クロックの選択時、ディジタルフィルタのクロック周波数とフィルタ特性の関係を理解することが重要となります。
シグマ-デルタADCは、モジュレータを使用し、アナログ入力を連続したインパルスに変換します。モジュレータ出力の1と0の比は、アナログ入力の平均値を表します。モジュレータの出力はディジタルフィルタに進みます。シグマ-デルタADCにおけるディジタルフィルタの一般的な実装は、SINC (Sin(x)/x)インパルス応答のローパスフィルタです。フィルタの出力は、デシメータに進み、出力データのデータレートを低減します。
量子化ノイズをフィルタする明白な機能に加えて、SINCフィルタは、データ出力レートの整数倍にフィルタノッチを提供するという別の利点もあります。たとえば、60Hzデータ出力レートは、60Hz、120Hz、180Hz、などにノッチがあります。既知のノイズソース(50Hzまたは60Hz電力線ノイズ)の各周波数にフィルタノッチを戦略的に調整することによって、相当量のノイズ除去が実現されます。これは、高分解能のシグマ-デルタADCを使用し、50Hz/60Hzノイズの存在下で、低帯域幅、低レベル信号を測定する場合に役立ちます。
フィルタノッチの出力データレートと周波数は、モジュレータ周波数、デシメーション比、およびフィルタ次数の関数です。デシメーション比は、モジュレータ周波数と出力データレートの比です。モジュレータ周波数は、ADCクロック周波数の関数です。
通常3次でSINC3と呼ばれるSINCフィルタは、以下のように周波数領域で定義されます。
H(f) = [1/N * Sin(N*π*f/fM) / Sin(π*f/fM)]³フィルタ次数とデシメーション比は通常、シグマ-デルタADCで定義され、ADCデータシートに示されています。通常、ADCクロック周波数は内部発振器によって供給するか、外部水晶などの外部ソースから得ることができます。ここで、各項目は以下を表します。 N:デシメーション比
fM:モジュレータ周波数
図1、図2、および図3は、60Hzノッチ周波数、19.2kHzモジュレータ周波数のSINC3フィルタ応答、および320のデシメーション比を示しています。Maxim Online Sigma-Delta 50Hz/60Hz Rejection Calculatorを使用し、さまざまなデバイス動作モードのノッチ周波数除去を評価します。
図1は、公称クロック周波数のフィルタ応答を示しています。このフィルタ応答は、フィルタノッチで無限に近い60Hz除去を達成します。図2は、同じSINC3フィルタ応答を示していますが、±4%のクロック公差を持っています。このフィルタは、ノッチ周波数で-83.7dBの除去を示しています。
図1. 公称クロックソースは無限の60Hz除去を提供
図2. ±4%クロック耐性は83.7dBの60Hz除去を提供(ワーストケース)
外部クロックが高精度で制御可能であるのに対し、内部発振器は指定した出荷時に精度内にトリムされます。図3は、図1と図2と同じパラメータを持つクロック精度のノッチ周波数でのワーストケース除去を示しています。
図3. ノッチ周波数の通常モード除去対クロック公差
改善されたプロセスによって、各メーカーは非常に高精度のクロックをシグマ-デルタADCに組み込むことが可能になっています。MAX1415/MAX1416のような高分解能シグマ-デルタADCは、内部発振器を備えているため、外部水晶や外部クロックソースが不要で、基板スペースが節減されます。標準動作モードは、±4%の内部クロック仕様で最小83.7dB 60Hz除去を示しています。これは、多くのアプリケーションに十分です。