AN-2555：真のバイポーラ入力、完全差動出力の ADC ドライバ設計

はじめに

データ・アクイジションや汎用の試験装置および計測装置で用いられる高精度シグナル・チェーンは、広い範囲の入力レベルに対応できることが必要です。シグナル・チェーンでは、シグナルが ADC に適切な入力範囲に収まるようにするために、高入力インピーダンスを提供すること、ゲインと減衰のどちらにも対応すること、コモンモード・レベルを調整することなどが必要になる場合もあります。図 1 に示す回路図は、2 段のシグナル・コンディショニングを表したもので、±10V の差動バイポーラ信号を、ADCに必要な 2.048Vのコモンモード・レベルを持つ±4.096V の完全差動信号にスケーリングしレベル・シフトします。設計目標は、ADC のノイズ性能と歪み性能を低下させることなく、このコンディショニングを実現することです。入出力の振幅電圧のヘッドルームを確保するために、通常、ADC ドライバには ADC の入力範囲を超える電源電圧が必要です。ドライバは通常、初段の出力電圧にスケーリングとシフトを施し、ADC の入力電圧範囲に合わせます（すなわち、例えば、真のバイポーラ差動信号をグラウンドから V_REF までの振幅の差動信号に変換します）。

図 1の回路図は、LTspice^®で作成したものです。これは、スイッチング・レギュレータ回路、リニア回路、シグナル・チェーン回路のシミュレーションを容易にするための各種強化機能およびモデルを備えた、高性能 SPICE III シミュレータであり、また、回路図キャプチャおよび波形ビューアでもあります。図 1 に示したデバイスの詳細については、LTC6373、ADA4945-1、LTC2387-18 データシートを参照してください。

主要設計仕様

±10V の真のバイポーラ入力信号範囲に対する主要設計仕様を、表 1 に示します。±10V ピークの差動サイン波に対し、この回路は±4.096V の差動出力信号を出力します。

設計の説明

この回路は、入力インピーダンスが非常に高く、シングルエンドと差動のどちらに対しても広い範囲の入力電圧を駆動するよう調整できる ADC ドライバ回路です。回路の出力信号は、アクイジション時間が 30ns 未満の ADC を駆動できます。しかも、最高のノイズ性能と歪み性能を維持しながらこれを実現します。図 1 の回路は、入力段にプログラマブル・ゲイン計装アンプLTC6373、2 段目の ADC ドライバに完全差動アンプ（FDA）ADA4945-1、更に 18 ビット 15MSPS の ADC である LTC2387-18を用いて構成されています。また、 LTC6373 の出力とADA4945-1の入力の間にはノイズ低減用の100kHzフィルタがあり、ADA4945-1 の出力と LTC2387-18 の入力の間にはグリッチ抑制／ノイズ除去フィルタがあります。LTC6373 は、ゲインが0.5、出力コモンモード電圧が 2.048Vの、差動入力差動出力アンプとして構成されています。また、ADA4945-1 は、ゲインが 0.8の減衰差動入力差動出力ドライバとして構成されています。ADA4945-1 は、LTC2387-18 の入力範囲に対応できるよう、出力コモンモード電圧が2.048Vに設定されています。LTC2387-18の各入力の入力信号範囲は0V～4.096Vであるため、4.096Vの内部リファレンスを用いた場合、差動入力信号範囲は±4.096V となります。

設計のコツ

これより広い、あるいは狭い信号範囲が必要な場合、LTC6373のゲインと R_F/R_Gの比を変更できます。例えば、±100mV の信号範囲が必要な場合、R_Gは元の値のままとしながら R_Fを増加することができます。次の式を用いると R_Fを再計算できます。

ここで、

ADA4945-1 の方が利得帯域幅が大きいので、LTC6373 ではなくこちらのゲインを増加することを推奨します。

R5、C6、R6、C7 で構成されるフィルタにより、ADA4945-1 の帯域幅は減少します。帯域幅が狭くなると、LTC2387-18 の入力ノイズが低減します。C6 と C7 の値は、SNR の改善が終わるまで値を徐々に増加させることで、実験的に求まります。

抵抗 R7 および R8 とコンデンサ C4 および C5 で構成されるフィルタは、ADC 入力がバッファされていない場合に、この入力によって生じるサンプリング・グリッチから ADA4945-1 の出力を分離します。このフィルタは、ADC 入力に供給される信号の帯域幅を制限し、ADC 入力に表れるノイズを低減する効果があります。

ドライバと ADC の間のフィルタにセトリングする時間がない場合は、ゲイン誤差が発生します。アプリケーションによっては小さなゲイン誤差なら許容できるかもしれませんが、セトリングできない場合には歪みも生じ、これは回避する必要があります。高精度 ADC ドライバ・ツールを用いるとフィルタのセトリングをチェックし、回路の S/N 比と THD 性能を推定することができます。

設計手順

初期条件および前提事項

LTC6373 の電源は±15V、ADA4945-1 の電源は+5V/−1V に設定されています。入力範囲は20V p-p（±10V）、出力範囲は8.192V p-p（ADC への入力）を前提としています。アナログ・フロント・エンド（AFE）に分配される合計ゲインは次のとおりです。

部品の許容誤差とコモンモードのわずかな変動に対応するための若干のヘッドルームを考慮し、合計ゲインの目標値は 0.4V/Vに設定します。LTC6373 には、{0.25、0.5、1、2、...、16}のゲイン値のいずれかを選択できます。どちらの段のゲインも 1 未満となるように選択すると、ADA4945-1 で電源範囲の値を小さくでき、各段のノイズ・ゲインを下げることができます。LTC6373 のゲインを 0.5 に設定すると ADA4945-1 のゲインは 0.8となります。

LTC6373およびADA4945-1のどちらのコモンモードも2.048Vに設定します。

1. ADC（LTC2387-18）に対し、フルスケール入力を±4.096V、V_REFを 4.096V、±V_FSを±4.096V に設定します。

2. ドライバ・アンプ（ADA4945-1）の V_OCMを設定します。

   V_OCMは 4.096V/2 = 2.048V にバイアスします。これがデータシートの出力コモンモード条件を満たすかどうかを確認します。

   

   このアプリケーションでは、

   

   V_OCM は許容範囲内に収まっています。V_OCM は LTC2387-18の V_OCMピンによって供給されます。

3. 入力アンプ（LTC6373）の入力制限値と出力制限値を設定します。

   ゲインが 0.5 に設定されているため、出力振幅は次のようになります。

   

   出力振幅は、

   

   信号の極性が反転している場合、±D_IN の値は単にこれを反転したもの（0.452V、−4.548V）になります。

   図 3 に、ゲインが 0.5 の場合の LTC6373 について、入力振幅と出力振幅の各制限値を示します。V_S = ±15V のグラフを見ると、入力コモンモード電圧が 2.048V、出力差動電圧振幅が±4.548Vの場合、このアプリケーションは LTC6373で容易に実現できることがわかります。しかし、±5Vの電源を用いた場合は、LTC6373 はその差動出力電圧範囲外で動作する可能性があります。LTC6373 の全ゲインに対するコモンモード電圧範囲と差動出力電圧の関係を示すグラフは、データシートに記載されています。

   LTC6373 の V_OCMも、別のバイアス・ポイントを生成する必要がないよう、LTC2387-18 の V_OCMピンを用いて 2.048V に設定します。

   

4. アンプのゲインは次のように設定します。

   

   このアプリケーションでは、

   

   ノイズを最大限に抑えるために、ADA4945-1 のデータシートでは、ユニティゲインのセットアップでは R_Fおよび R_Gを499Ω とすることを推奨しています。この例の場合では、R_Gは目的のゲインに合わせて 402Ω にスケーリングします。R_Gは 49.9Ω と 453Ω の抵抗で構成できます。THD が S/N比よりも重要となる場合は、R_G を 2kΩ、R_F を 1.62kΩ とすれば、S/N 比は 4dB 悪化しますが、THD を 3dB 改善できる可能性があります。

5. ドライバ・アンプ（ADA4945-1）の出力振幅を設定します。

   ドライバ・アンプの振幅は V_OCM を中心とする差動出力であるため、+V_FS が印加されている場合、オペアンプ出力は−V_FS に反転した電圧となります。実際の最大範囲が回路ゲインによって 4V に制限されている場合でも、V_REF（4.096V）をこの範囲に対し用います。ADA4945-1 の出力は、このアプリケーションの場合、0.0V～4.096V の範囲で振動できる必要があります。

   

   V_OUTdm = +V_FSでは、

   

6. ドライバ・アンプ（ADA4945-1）の出力電圧振幅が電源レールに対するデータシートの条件に合うかどうかを調べます。

   1kΩ 負荷時の ADA4945-1 データシートに従い、

   

   このアプリケーションでは、

   

7. ドライバ・アンプ（ADA4945-1）の入力振幅を設定します。

   V_OUTdm = +V_FSの場合、入力コモンモード電圧は次のように計算できます。

   

   V_OUTdm = −V_FSの場合、入力コモンモード電圧は次のように計算できます。

   

   ADA4945-1 の入力は、このアプリケーションの場合、2.02V～2.07V の範囲で振動できる必要があります。

8. ドライバ・アンプ（ADA4945-1）の入力コモンモード電圧をチェックします。

   ADA4945-1 のデータシートに従い、

   

   データシートの条件は満たされています。

   このアプリケーションでは、

   

   アプリケーションの条件は満たされています。

設計シミュレーション

高精度 ADC ドライバ・ツールは、ドライバ・アンプと RC フィルタの選択が ADC シグナル・チェーンの全体性能に及ぼす影響を技術者が手早く確定できる、専用のシミュレーション環境を提供します。

図 4 に示す高精度 ADC ドライバ・ツールを用いると、セトリング時間、ノイズ、THD 性能が推定できます。現在のところ、高精度 ADC ドライバ・ツールでは LTC6373 を回路図に追加することができません。そのため、 LTC2387-18 を駆動するADA4945-1 の性能のみをシミュレーションできます。ドライバ・ツールによれば、最低電源電圧は+4.6V および−0.5V です。また、選択したドライバでは全体的なノイズ性能が大きく低下することをこのツールは警告しています。R_Fおよび R_Gがドライバのノイズの最大要因です。ドライバ・ツールでは、ここで示すアプリケーションのように、R_F の両端をつなぐコンデンサを追加できません。これらのコンデンサによりドライバ・ノイズは低減されます。設計目標とシミュレーション結果の比較を表 2 に示します。

測定結果

図 5 に示すように、ADC の S/N 比性能を測定した値はADA4945-1のデータシートに記載された代表的仕様値である−95.7dB より0.4dB 低下し、THD 性能はデータシートの代表的仕様値である−117dB より 3.8dB 低下しました。

設計目標と測定結果の比較を表 3 に示します。THD 性能は、ADA4945-1 の R_Gを 2kΩ に、R_Fを 1.62kΩ に増加することで、最大 3dB 改善できる可能性があります。ADC ドライバ・ツールによると、この増加により S/N 比は 4dB 悪化します。THD と S/N比のどちらを重視するかはユーザによって異なります。取得したデータはすべて14MSPSのデータ・レートです。15MSPSにすると、ADC のアクイジション時間が短くなるため、THD は大きく低下します。

図 6 に示すように、入力周波数が 15kHz を超えると THD は−100dB を超えます。入力周波数が 90kHz を超えると S/N 比は90dB未満となります。このデータは25ºCで取得したものです。温度がこれより低い場合も高い場合も、性能はこれよりも早く低下します。回路処理を変更すると、性能が低下し始める電圧も変化する可能性があります。

設計デバイス