アプリケーション・ノート使用上の注意
本アプリケーションノートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のアプリケーションノートは基本的に「Rev.0」（リビジョン0）で作成されています。
AN-1269: 同期整流降圧DC/DC レギュレータADP2441/ADP2442 を使った反転電源の設計
はじめに
バイポーラ・アンプ、オプティカル・モジュール、CCD バイアス、OLED ディスプレイなどのアプリケーションは通常、正の入力電圧から得た負の出力電圧を必要とします。パワー・マネジメント・システムの設計者は、パワー・マネジメントの困難な課題を解決できる多機能スイッチング・コントローラとレギュレータを必要とします。アナロク・デバイセズ社のスイッチング・レギュレータADP2441/ADP2442 は同期整流降圧機能を提供します。これは、36V の入力から0.6 V の出力の範囲で最大1A を供給し、スイッチング周波数範囲は300 kHz～1 MHz です。
ADP2441/ADP2442 は同期整流降圧アプリケーションをターゲットにしていますが、多機能であるため、これらのデバイスを使うことにより反転昇降圧トポロジーを実現することが可能で、コスト、部品数、ソリューションのサイズを増やすことなく、正の入力電圧から負の出力電圧を発生することができます。
これらのデバイスは同期整流トポロジーを利用しており、非同期整流デバイスに比べて最大負荷で効率が高く、軽負荷動作でのノイズが低くなります。低負荷で高い効率が必要なアプリケーション向けに、ADP2441 はパルス・スキップ・モード(PSM)を備えています。ADP2442 は、低負荷でノイズを低減する強制一定電流モード(CCM)で動作するか、パルス・スキップ・モード（PSM）で動作することができます。
このアプリケーション・ノートでは、同期整流反転昇降圧トポロジーでADP2441/ADP2442 を実装して、正電圧の入力電源から負の出力電圧を発生する方法を説明します。さらに、設計上のいくつかの課題と可能な解決法を取り上げます。設計に要する時間を短縮するには、ADIsimPower 設計ツールを利用することができます。このツールは高度に洗練された設計式と設計手法を使用して、あらゆる状況下で要件を満たす堅牢な設計を瞬時に生成します。ADIsimPower 製品ページまたはADP244x Inverting Buck Boost Designer から直接ダウンロードすることができます。
昇降圧トポロジーの基礎
簡略化した昇降圧トポロジーを図1 に示します。このトポロジーは、1 個のインダクタ、互いに逆位相で動作する2 個のパワー・スイッチ、および入力/出力コンデンサで構成されています。オン・タイムとオフ・タイムに電流が流れる経路をそれぞれ図2 と図3 に示します。オン・タイムの間はスイッチS1 がオンし、S2 がオフし、電流が入力コンデンサから流れてインダクタを充電する一方で、出力コンデンサがエネルギーを負荷に供給します。オフ・タイムの間はスイッチS1 がオフし、スイッチS2 がオンし、出力コンデンサを充電しながら電流がインダクタから負荷に流れます。
電流はグラウンドから VOUT へ流れるので、負の出力電圧になることに注意してください。
図 1．昇降圧トポロジー
図 2．オン・タイムの電流経路
図 3．オフ・タイムの電流経路
このトポロジーのインダクタのボルト・セカンド・バランスとコンデンサの電荷バランスの原理を適用して、定常状態の変換比を式1 に従って求めることができます。CCM のDC インダクタ電流値IL は式2 で規定され、インダクタのリップル電流ΔIL は式3 で表されます。
ADP2441/ADP2442 を使った実装
同期整流降圧レギュレータADP2441/ADP2442 を使って昇降圧トポロジーの反転電源アプリケーションを実装するには、表1 に示すいくつかの設計上の制約事項を考慮する必要があります。
| 電圧と電流 | デ バイスのパラメータ | ADP2441/ADP2442 | |
| VIN_MIN | > | VUVLO | 4.5 V |
| VIN_MAX + |VOUT| | < | VMAX | 20 V |
| IL_PEAK (IL_peak not =IOUT) | < | IOCP | 1.2 A/1.2 A |
昇降圧回路の最小入力電圧はADP2441/ADP2442 のUVLO 電圧より高くなければなりません。その代表値は、レギュレータを動作させるため4.5 V です。最大入力電圧と出力電圧の絶対値の和は、レギュレータの最大動作入力電圧VMAX より低くなければなりません。その代表値は20V です。さらに、インダクタンスの許容誤差のためのゆとりをもたせて、インダクタのピーク電流がレギュレータのOCP トリガ・ポイントより小さいことを確認してください。
同期整流降圧レギュレータを昇降圧トポロジーに変えるには、インダクタと出力コンデンサを降圧トポロジーに似た形で接続します。図 4 に示すように、グラウンドと出力電圧ポイントを逆にしてあることに注意してください。
出力電圧の設定
出力電圧は外付けの抵抗分圧器によって設定します。抵抗値は次式を使って計算します。
FB バイアス電流(最大0.1 μA)による出力電圧の精度の低下を0.5% (最大)未満に制限するため、RBOTTOM < 30 kΩ であることを確認してください。
各種出力電圧のための推奨抵抗分圧器を表2 に示します。
| VOUT (V) | RTOP ± 1% (kΩ) | RBOTTOM ± 1% (kΩ) |
| −1.2 | 10 | 10 |
| −1.8 | 20 | 10 |
| −2.5 | 47.5 | 15 |
| −3.3 | 10 | 2.21 |
| −5 | 22 | 3 |
| −12 | 28 | 1.47 |
| −15 | 35.7 | 1.5 |
インダクタの選択
インダクタ値は動作周波数、入力電圧、インダクタのリップル電流によって決まります。小さなインダクタ値を使用すると、過渡応答は速くなりますが、インダクタのリップル電流が大きくなるため、効率が低下します。大きなインダクタ値を使用すると、リップル電流が小さくなり効率は向上しますが、過渡応答は遅くなります。
1 つのガイドラインとして、インダクタのリップル電流(ΔIL)は、一般に最大平均インダクタ電流（IAVG）の30%に設定します。インダクタ値は次式で算出されます。
ここで、
VIN は入力電圧、
D はデューティ・サイクルです。
KRP は選択された電流リップルのパーセントで、経験則では約30%。
IAVG は平均インダクタ電流。
fSW はスイッチング周波数です。
ランプ補償
全ての電流モード・コンバータと同様、反転昇降圧トポロジーのADP2441/ADP2442 には、電流モードの安定性を保証するためにランプ補償が必要です。ADP2441/ADP2442 には、デューティ・サイクルに依存する革新的なアダプティブ・ランプ方式が使われています。これにより、多くのチップで使われている旧来の固定ランプ補償で実現できるよりも広い範囲のデューティ・サイクルにわたって理想的な補償振幅が与えられます。最初に電流モードで安定するインダクタを選択するには、式5を使ってインダクタを選択します。次に、式8 を使って計算したQn が、最小および最大VIN の両方で0.2～0.9 であるかチェックします。式8 はRidleyの論文「An Accurate and Practical Small-Signal Model for Current-Mode Control」に基いています（「参考資料」のセクションを参照）。
ここで、
fSW はスイッチング周波数です。
ピーク・インダクタ電流は、DC 成分にピークtoピーク・インダクタ・リップル電流の1/2 を加えて計算します。
ピーク・インダクタ電流は内部パワー・スイッチのピーク電流でもあり、このパワー・スイッチは電流を制限するか否かを決めるのに使われる検出素子です。電流制限が早すぎないようにするには、ピーク・インダクタ電流がデバイスのOCP スレッショールド電流IOCP を超えないようにします。
この最大ピーク・インダクタ電流を考慮に入れて、ピークto ピーク・インダクタ・リップル電流はインダクタの平均電流の40%であると仮定して、一般的な入力電圧に対する600 kHz のスイッチング周波数での反転昇降圧トポロジーのADP2441/ADP2442 のアプリケーション・スペースを図5 に示します。
インダクタの飽和電流はピーク・インダクタ電流より大きくなければなりません。飽和特性が急峻なフェライト・コアのインダクタの場合、インダクタの飽和電流定格がIC の電流制限のスレッショールドより高いものにして、通常動作中にインダクタが飽和するのを防ぎます。
出力コンデンサの選択
反転昇降圧の出力電圧は降圧コンバータに比べてノイズが大きくなる傾向があります。これは、降圧コンバータと異なり、反転昇降圧トポロジーでは出力電流が不連続になるためです。スイッチS2の立ち上がり時間と立ち下がり時間が短いので、S2 の電流が0 からIL へ高速でランプアップし、再び0 へ戻るとき出力電圧にスパイクが生じます。このため、低ESR のMLCC コンデンサと適切なレイアウト手法を使って寄生インダクタンスを減らすことが重要です。
式 10 は出力の電圧リップルを許容範囲に抑えるのに必要な最小容量の見積り値を与えます。
ここで、
ΔVRIPPLE は許容出力リップル電圧、ESR は出力コンデンサの合計等価直列抵抗値です。
IPEAK はインダクタのピーク電流です。
出力リップル電圧をできるだけ低くするため、ESR値の非常に低いMLCC コンデンサを推奨します。選択した出力コンデンサのrms 電流定格が、式11を使って計算した値より大きくなるようにします。
入力コンデンサの選択
反転昇降圧トポロジーでは入力電流も不連続です。したがって、スイッチS1 の立ち上がり時間と立ち下がり時間が短いので、スイッチS1 の電流が0 からIL へ高速でランプアップし、再び0 へ戻るとき入力レールにノイズ・スパイクが生じます。このため、低ESR のMLCC コンデンサと適切なレイアウト手法を使って寄生インダクタンスを減らすことが重要です。
式 12 は、オン・タイムの間の入力コンデンサのエネルギー欠乏は入力電圧の5%を超えないと仮定して、最小入力容量を計算します。
ここで、
IAVG は平均インダクタ電流です。
ESRCIN は入力コンデンサの等価直列抵抗値です。
少なくとも 1 個の10 μF セラミック・コンデンサを推奨します。これをPVIN ピンにできるだけ近づけて配置します。選択した入力コンデンサのrms電流は式13 を使って計算した値より大きくします。
入力電圧レールの容量の大半はシステム・グラウンドを規準にしていますが、図6 に示すように、入力電圧からADP2441/ADP2442 のGND ピンに入力デカップリング・コンデンサを追加して、出力電圧のリップルを低減し、過渡応答を改善することができます。
補償の選択
昇降圧トポロジーの電力段の制御から出力までの伝達関数は次式で表すことができます。
ここで、
R は負荷抵抗です。
Ri は電流検出ゲインで、代表値は0.49 V/A です。
伝達関数 GVD(s)は、1 個の右半平面ゼロ（RHPZ）fZ1、1 個のゼロfZ2、1 個の極fP を持っています。ゼロと極の値は以下のとおりです。
ここで、
RESR は出力コンデンサの等価直列抵抗です。
以下の設計ガイドラインを使って、補償ネットワークの部品値を計算します。
- 交差周波数fC をfP とfZ1 の1/3 の間に設定します。
- 次式を使ってRC の値を計算します。
ここで、
gm は内部エラー・アンプのトランスコンダクタンスで、代表値が250 μS です。
- 電力段の極fPの1/2 に補償のゼロがくるようにします。
- 補償の極がRHPZ fZ1 にくるようにします。
イネーブル信号のレベル・シフト
ADP2441/ADP2442 にはレギュレータをイネーブルおよびディスエーブルするEN ピンが備わっています。ただし、反転昇降圧アプリケーションでは、IC はシステム・グラウンドの代わりに負の出力電圧を規準にしています。チップが一度イネーブルされると、イネーブル・ピンをグラウンドに引っ張っても、イネーブル・ピンからIC のAGND への電圧はVOUT に等しくなるのでIC はオフしません。
この問題の可能な解決策の 1 つは、図7 に示すように、NPN とPNP のトランジスタおよび数個の抵抗を使ってイネーブル・レベルをシフトすることです。
レ ベ ル ・シフト回路を使用すると、ADP2441/ADP2442 の高精度イネーブル機能は失われることに注意してください。イネーブル機能が不要であれば、図4 に示すように、EN ピンを単に入力電圧に接続してください。
スタートアップ前のVOUT のオーバーシュート
同期整流降圧レギュレータを反転昇降圧トポロジーとして使うとき、一般的な問題の1 つは、図8に示されるように、レギュレータがイネーブルされる前に出力電圧が正電圧で始まることです。
この正の出力電圧は、図9 に示すように、レギュレータおよび負レールに接続されている全てのチップのシャットダウン電流によって生じます。このシャットダウン電流はIC のPGNDピンからローサイドMOFET のボディ・ダイオードを通り、システム・グラウンドに戻ります。ローサイドMOSFET のボディ・ダイオードが、VOUT をボディ・ダイオードの順方向電圧にクランプします。その代表値は500 mV です。
VOUT が（実際はUVLO のような内部回路の基準点である）レギュレータのPGND ピンに接続されているので、PGND ピンに現れる正電圧はUVLO スレッショールド電圧を下げます。入力電圧がレギュレータのUVLO スレッショールド電圧（代表値4.0V）に非常に近いときは、レギュレータがスタートアップしないことがあります。
この問題は、降圧レギュレータをここで説明されている反転昇降圧トポロジーで動作させるときに全ての降圧レギュレータで見られ、この問題を完全になくすことは非常に困難です。1 つの解決策はコンバータの出力にショットキー・ダイオードを接続することです。このダイオードは正電圧をいくらか下げて、ADP2441/ADP2442 レギュレータ内部のシリコン・ダイオードや他の負荷部品がオンして問題が生じるのを防ぎます。もう1 つの解決策は、帰還抵抗分圧器両端の電圧降下がローサイドMOSFET のボディ・ダイオードの順方向電圧より低くなるまで抵抗分圧器の抵抗を下げることです。こうすれば、図10 に示すように、シャットダウン電流はボディ・ダイオードではなく抵抗分圧器を通って流れ、PGND ピンの正電圧を許容できる値にまで下げることができます。
抵抗分圧器の抵抗値を減らした結果を図 11 に示します。正のVOUT 電圧は500 mV から180 mV に低下します。
この解決方法の短所は、帰還抵抗を流れる電流が増えるので、システムの静止時電源電流が増えることです。この静止時電源電流の増加により、軽負荷での効率がかなり下がることがありますが、実際の電力損失はわずかです。
結論
負電圧レールを生成する簡単で安価な小型ソリューションを実現する反転昇降圧トポロジーにADP2441/ADP2442 を使用することができます。必要な全ての設計式の詳細な説明に加えて、このアプリケーション・ノートは、イネーブル/ディスエーブル機能が必要なときの簡単なEN レベル・シフト回路を紹介しています。さらに、反転昇降圧トポロジーに常に伴う潜在的なスタートアップ時の問題を、2 つの簡単な解決法で回避しています。
このアプリケーション・ノートの設計式と推奨事項に従うことによって、システム設計者は全ての要件を満たす堅牢な設計を保証することができます。
参考資料
R. B. Ridley. An Accurate and Practical Small-Signal Model for Current-Mode Control. Ridley Engineering Inc. 1999.
著者
