質問:
アナログ・デバイセズのADCの1つをテストしています。最初はうまくいっていましたが、FFTの結果が突然おかしくなり始めました。何が起こっているのでしょうか。
回答:
この問合せは最近寄せられたものですが、比較的短時間で解決することができました。この相談者の問題を下のFFTの結果で示します。
（500MSPSでサンプリング、–1dBFSで170. 3 MHz AIN）
相談者から寄せられた内容はFFTの結果がおかしいだけでなく、一定しないということでした。この現象は、最初に私が推定した原因とも辻褄が合いました。それは、クロック・ソースがオフになっているか接続されていないため、コンバータの入力サンプル・クロック・レシーバが自己発振しているということです。このような現象は、クロックを接続しているケーブルに接触不良があったり、信号パス内の部品の動作に異常があったりする場合にも発生します。同じような結果は何度も見てきているので、すでに述べたように、このような現象の解決に長い時間はかかりません。このような動作状態で見られるその他のFFTの結果の例を図2に示します。
ほとんどすべてのアプリケーションで、サンプル・クロック入力を単一周波数にしたいと思うでしょう。位相ノイズや熱ノイズ、不安定な周波数、あるいは不要な周波数成分などによる変動があると、周波数領域におけるサンプル・クロックとアナログ入力信号間の予想される関係が損なわれてしまいます。わずかな位相ノイズやクロック変調が、入力信号のサンプル時にそれらの信号をどのように歪ませるかに関しては、いくつか一般的な例をアプリケーション・ノートAN-756に記載しています。
この場合の原因は何でしょうか。通常、高速ADCのサンプル・クロック入力は差動入力で、同じ同相バイアスを共有し、レシーバは非常に高いゲインを備えています。したがって差動信号が与えられていないと、同じ電圧で入力がバイアスされ、同相でないノイズがサンプル・クロック・レシーバを発振させる可能性があります。この状態では発振周波数は一定せず（もし一定であれば優れた特長と言えます） 、ランダムに変化します。サンプル・クロック周波数がランダムに変化していると、周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します。
ほとんどの場合、これが分かると、意図したクロック・リファレンスを回復し、テストを続けたいと思うでしょう。しかし、これが問題であると確認したい場合は、ADCのデータ・クロック出力（DCO）を観察します（注意 — これはJESD204B出力には当てはまりません）。データ・レートをデシメーションするデジタル機能を採用している場合、これは通常、ADCのサンプル・クロックの遅延レプリカか、サンプル・クロックを分周したものです。図1の正常なFFTと異常なFFTのデータ・クロック出力を図3に示します。
図を見て分かるように、予想通り周期が変動しています。このような現象に初めて遭遇した時に（あるいは最初の何回かに）、なぜこのことに気付かないのかは十分に理解できます。一見するとテスト・ベッドは機能しているように見えますが、結果は突然紛らわしいものとなります。ADCの損傷でしょうか？ データ・キャプチャに問題があるのでしょうか？ それともソフトウェアの異常でしょうか？いいえ、信号源が与えられていないだけです。
