RFスイッチ・モデルにおける高周波の検証を可能にするSパラメータ

Sパラメータの概要

S（散乱）パラメータは、インピーダンス整合を利用した高周波電子回路の特性化に使用します。ここで散乱とは、進行する電流または電圧が伝送ライン上の不連続性に遭遇したときに受ける影響を意味します。Sパラメータを使用すれば、デバイスに入力される電力と、そこから出力される電力を関係付けることで「ブラック・ボックス」として扱うことができるため、実際の構造の詳細に関わることなくシステムをモデル化することができます。

今日の集積回路は、帯域幅が増大するにつれて、広い周波数範囲にわたって性能を特性化することが重要になっています。従来の低周波パラメータ（抵抗、容量、ゲインなど）は周波数に依存することがあるため、必要な周波数におけるICの性能を完全に表すことができません。そのうえ、複雑なICのあらゆるパラメータをさまざまな周波数について特性化することは不可能なため、Sパラメータを使用したシステム・レベルの特性評価の方が優れたデータを提供できます。

簡単なRFリレースイッチを使用して、高周波モデルの検証技術を説明することができます。図1に示すように、RFリレースイッチは入力、出力、および回路のオン／オフを切り替える制御端子で構成される3ポートのデバイスと見なすことができます。デバイス性能が制御端子から独立していれば、セットされたリレーは2ポートのデバイスと簡略化して考えることができます。このようなデバイスは、入力端子と出力端子における動作を観察することによって完全に特性化することができます。

Sパラメータのコンセプトを理解するには、伝送ライン理論を若干知っておくことが大切です。周知のDC回路の場合と同様に、高周波回路での最大伝送電力は、電源のインピーダンスと負荷のインピーダンスに関係します。インピーダンスZ_Sのソースからの電圧、電流、電力は、インピーダンスZ₀の伝送ラインを通りインピーダンスZ_Lの負荷に波として伝わります。Z_L＝Z₀の場合、ソースから負荷に全電力が伝達されます。Z_L≠Z₀の場合は、一部の電力が負荷からソースへと反射して戻るため、最大の電力伝達にはなりません。入射波と反射波の関係は反射係数（Γ）と呼ばれ、信号の大きさと位相情報の両方が含まれる複素数になります。

Z₀とZ_Lとの整合が完全である場合、反射は発生せず、Γ＝0です。Z_Lが開放状態または短絡状態である場合、Γ＝1であり、完全な不整合を示し、すべての電力がZ_Sに反射します。大部分のパッシブ・システムにおいて、Z_Lは必ずしもZ₀と等しくなく、0＜Γ＜1となります。Γをユニティ・ゲインより大きくするには、システムにゲイン素子が含まれていなければなりません。ただし、RFリレースイッチの場合は、これについては考慮しません。反射係数は前述のインピーダンスの関数として表せるため、Γは次のように計算することができます。

(1)

→

(2)

図2に示すように、伝送ラインを2ポートのネットワークと想定します。この図から、すべての進行波が2つの要素で構成されることがわかります。2ポート・デバイスの出力から負荷（b₂）に流れる全進行波成分は、a₂の2ポート・デバイスの出力から反射した部分と、a₁のデバイスを通って伝送された部分で構成されています。逆に、デバイスの入力からソースb₁に逆流する全進行波は、a₁の入力から反射した部分とa₂のデバイスを通って送り返された部分で構成されています。

上の考え方を用いると、Sパラメータを使用して反射波の値を求める式を作成することができます。式3と式4は、反射波と伝送波の式です。

(3)

(4)

Z_S＝Z₀（2ポート入力のインピーダンス）の場合、反射は発生せず、a₁＝0になります。Z_L＝Z₀（2ポート出力のインピーダンス）の場合、反射は発生せず、a₂＝0になります。したがって、整合した状態に基づいて、Sパラメータを次のように定義することができます。

(5)

(6)

(7)

(8)

ここで、

S₁₁ = 入力（順方向）反射係数

S₁₂ = 逆方向伝送係数

S₂₁ = 順方向伝送係数

S₂₂ = 逆方向反射係数

順方向と逆方向のゲインをS₂₁とS₁₂によって特性化し、順方向と逆方向の反射電力をS₁₁とS₂₂によって特性化することで、どんな2ポート・システムでも、これらの式で完全に記述することができます。

物理的システムにおいて上記のパラメータを実現するには、Z_S、Z₀、Z_Lを整合させる必要があります。大部分のシステムで、広い周波数範囲にわたって簡単にこれを行うことができます。

伝送ライン・インピーダンスの設計と測定

2ポート・システムのインピーダンスを整合させるには、Z_S、Z₀、Z_Lを測定する必要があります。大部分のRFシステムは50Ωインピーダンス環境で動作します。Z_SとZ_Lは使用するベクトル・ネットワーク・アナライザ（VNA）の種類によって一般に制限されますが、Z₀はVNAインピーダンスに整合するように設計することができます。

伝送ラインの設計

伝送ラインのインピーダンスは、ライン上のインダクタンスと容量の比によって設定します。図3に伝送ラインの簡単なモデルを示します。

特定のインピーダンスを得るために必要なLとCの値は、必要な周波数での複素インピーダンスを計算する式によって求められます。LとCを調整する方法は伝送ライン・モデルの種類に依存しますが、最も一般的なモデルはマイクロストリップとコプレーナ導波路です。パターンからグラウンド面までの距離、パターン配線幅、基板素材の誘電率などの物理パラメータを使用して、インダクタンスと容量を均衡させ、必要なインピーダンスを得ることができます。伝送ラインのインピーダンスを設計する最も簡単な方法は、市販されているインピーダンス設計プログラムを使用することです。

インピーダンスの測定

伝送ラインの設計と作成が終わったら、正しく設計と製作が行われたか確かめるために、インピーダンスを測定する必要があります。インピーダンスを測定する1つの方法として、時間領域反射測定法（TDR: Time-Domain Reectometry）を使用します。TDR測定では、基板パターンの整合性を確認することができます。TDR測定は、信号ラインに高速パルスを送信し、その反射を記録し、これを使って、ソースから特定の距離における信号線路のインピーダンスを計算します。さらにこの情報を使用して、信号線路の開放状態や短絡状態を検出したり、特定のポイントで伝送ラインのインピーダンスを解析したりすることができます。

TDR測定は、不整合システムにおいて、反射の発生により信号パス上のさまざまなポイントで信号源に対する加算や減算（強め合う干渉と弱め合う干渉）が起きるという原理に基づいています。システム（この場合は伝送ライン）が50Ωに整合している場合、信号線路に反射は発生せず、信号は変化しません。しかし、信号が開放状態になると、反射が加算されて信号が2倍になります。一方、信号が短絡状態になると、反射による減算によって信号はゼロになります。

信号線路において、信号が正しい整合抵抗よりも若干高い終端抵抗に直面すると、TDR応答の中に急上昇が見られます。若干低い終端抵抗では、TDR応答に低下が生じます。高周波ではコンデンサは短絡であり、インダクタは開放であるため、容量性または誘導性の終端に対して同様の応答が見られます。

TDR応答の精度に影響する要因の中で、最も重要な要因の1つは、信号線路に送られたTDRパルスの立上り時間です。パルスの立上り時間が短いほど、TDRで解析できるパターンは小さくなります。

TDR機器に設定された立上り時間に基づいて、2つの不連続性の間でシステムが検出できる最小の空間距離は、次式のようになります。

(9)

ここで、

l_min = ソースからの不連続性の最小空間距離

c₀ = 真空中での光の速度

t_rise = システムの立上り時間

ε_eff = 進行波が通る媒体の実効誘電率

比較的長い伝送ラインを検査するには、20 ～ 30ps のオーダーの立上り時間で十分です。しかし、集積回路デバイスのインピーダンスを検査するには、これよりもずっと立上り時間を短くする必要があります。

TDRによるインピーダンス測定を記録することで、インピーダンスの狂い、コネクタの接合部による不連続性、ハンダ付けに関連する問題など、伝送ライン設計のさまざまな問題を解決することができます。

Sパラメータの正確な記録

回路基板とシステムの設計と製作が終わったら、記録を正確なものにするために、校正済みのVNAを使用し、設定された電力で一定範囲の周波数にわたってSパラメータを記録する必要があります。どの校正技術を選ぶかは、被試験デバイス（DUT：Device Under Test）の対象となる周波数範囲や必要な基準面などによって異なります。

校正技術

図4は、2ポート・システムのシステマティックな影響と誤差源を示す12項の誤差モデルです。測定周波数範囲は、校正の選択に影響します。周波数が高いほど、校正誤差は大きくなります。大きな項が多いほど、高周波の影響に対処できるような校正技術に変える必要があります。

広く使われているVNA校正技術の1つがSOLT（Short-Open-Load-Thru）校正です。これはTOSM（Thru-Open-Short-Match）ともいわれます。SOLTの実装は簡単であり、必要なのは、順方向と逆方向の両方で測定する一連の既知の基準だけです。これは、VNAと一緒に購入することも、他のメーカーから入手することもできます。これらの基準を測定したら、測定した応答と基準の既知の応答との差を求めることによって系統的誤差を計算することができます。

SOLT校正では、校正の作業中に使用した同軸ケーブルの両端にVNA測定の基準面を配置します。SOLT校正の短所は、基準面の間にSMA（SubMiniature version A）コネクタや基板パターンなどの相互接続が入ると、測定に影響が出ることです。つまり、測定周波数が高くなるにつれて、こうしたものが大きな誤差源になります。SOLT校正は、図4に示す誤差項のうちわずか6つを取り除くだけですが、低周波測定で正確な結果を出すことができ、簡単に実装できるという長所があります。

もう1つの便利なVNA校正技術は、TRL（Thru-Reflect-Line）校正です。この技術は、短い伝送ラインの特性インピーダンスにのみ基づいています。この短い伝送ラインが異なる2組の2ポート測定と、2つの反射測定を使用すれば、12項の完全な誤差モデルを得ることができます。TRL校正用キットはDUT基板上に設計できるため、校正技術によって伝送ラインの設計と相互接続に起因する誤差を取り除き、測定に使用した基準面を同軸ケーブルからDUTピンに移動することができます。

いずれの校正技術にもそれぞれの利点があります。しかし、TRLの方が多くの誤差源を取り除くことができるため、高周波測定で高い精度が得られます。ただし、正確な伝送ライン設計と対象となる周波数での正確なTRL標準が必要であるため、実装は難しくなります。大部分のVNAには広い周波数範囲で使用できるSOLT標準キットが付属されています。

基板の設計と実装

VNAの校正を正しく行うには、正しい基板設計が不可欠です。TRLなどの技術は、基板設計の誤差を補償できますが、誤差を完全になくすことはできません。たとえば、TRL校正で基板を設計するとき、低い値のS₂₁（RFリレーの挿入損失など）が必要となる正確なSパラメータ測定には、Thru標準のリターンロス（反射損失）（S₁₁、S₂₂）を考慮する必要があります。リターンロスとは、インピーダンスの不整合のためにソースへ反射した入力電力です。基板パターンがどんなにうまく設計されていても、ある程度の不整合は必ず存在します。大部分の基板メーカーは、必要なインピーダンスの±5%までの整合を保証しているだけであり、それすらも困難を伴っています。このリターンロスがあると、DUTに実際よりも多くの電力を送ったと判断してしまうため、VNAは実際よりも大きな挿入損失の値を示します。

挿入損失の要求されるレベルが低いほど、Thru標準によって校正に生じるリターンロスを減らすことが必要になります。これは、測定周波数が高くなるほど困難になります。

TRL設計における校正の標準のリターンロスを改善するには、いくつかの重要な点を考慮しなければなりません。まず、伝送ラインの設計が重要であり、要求されるインピーダンスの周波数特性プロファイルを得るために基板メーカーと緊密に連携して正しい設計、材料、プロセスを使用する必要があります。該当するレンジで十分に動作するコネクタ部品の選択も重要です。部品を選択したら、コネクタと基板の間の接合がうまく設計されていることを確認する必要があります。適切に設計されていないと、同軸ケーブルと基板伝送ラインとの間で必要な50Ωのインピーダンスに狂いが生じて、システムのリターンロスに悪影響を与えることがあります。多くのコネクタ・メーカーは、設計済みの伝送ラインや基板のスタックアップとともに、高周波コネクタを正しくレイアウトするための図面を提供しています。この設計に合わせて製造してくれる基板メーカーを探し出せば、基板設計の作業が大幅に簡素化します。

第2に、基板の組立てにも注意を払う必要があります。コネクタと基板伝送ラインとの接合が重要であるため、接続部のハンダ付けは遷移に大きな影響を与えます。コネクタの接続が不十分であったり取り付け不良であったりすると、接合のインピーダンスを決定するインダクタンスと容量の微妙なバランスが崩れます。図5は、コネクタ接合部のハンダ付けが不十分な例を示しています。

設計プログラムでハンダ・マスク・コーティング（ソルダーレジスト）の誘電率を考慮しておかないと、伝送ラインのインピーダンスに望ましくない影響を与えることもあります。低周波の基板では大きな問題ではありませんが、周波数が高くなるにつれて、ハンダ・マスクは厄介な問題になることがあります。

Thruパターンのリターンロスを許容できる値にするには、VNAを用いてリターンロスを測定する必要があります。システムの基準面はコネクタからコネクタまでになるため、Thruパターンを測定するにはSOLT校正で十分でしょう。Thruパターンのリターンロス性能が判明したら、パターンでTDRを実行することによって欠陥を調べることができます。TDRによって、必要なインピーダンスから最も外れているシステムの領域が明らかになります。

TDRプロットの場合、偏差の大部分の原因となっているシステムの特定の部品を識別できなければなりません。図6は、伝送ラインのパターンと対応するTDRプロットです。TDRプロットでは特定部品のインピーダンスを調べて、どの部品がリターンロスの主な原因になっているかを知ることができます。このプロットからは、SMAと伝送ラインとの接合が50Ωから外れており、伝送ライン自体のインピーダンスの値が50Ωに近くないことがわかります。この基板の性能を改善するには、これらの点を考慮しながら作業する必要があるでしょう。

Sパラメータの使い方

Sパラメータには、周波数範囲全体でのDUT特性化において数多くの利点があります。特定周波数でのゲイン、損失、インピーダンス整合を示すだけでなく、SパラメータをYパラメータ（アドミタンス・パラメータ）など他のフォームに置き換えることによって容量などの物理パラメータも計算することができます。Yパラメータは、Sパラメータのように整合された50Ω終端ではなく、対象となる端子での短絡（0Ω）に基づいて導出される（式5～8）という点のみが異なります。Yパラメータは物理的に測定できますが、広い周波数範囲で真の短絡を発生させることが困難であるため、Sパラメータよりも記録が難しくなります。ブロードバンドで50Ωに整合させることは簡単なため、Sパラメータを記録して、それをYパラメータに変換すると便利です。大部分の最新RFソフトウェアはこの変換に対応しています。

物理パラメータの計算

Sパラメータを使用して必要な周波数範囲で容量を計算する例として、図1に示すRFリレーを考えてみましょう。リレーが開いているとき（つまり、オフのとき）、グラウンドに対するリレーの容量を計算するには、まずSパラメータの記録をYパラメータに変更する必要があります。これによって、50Ω環境からのデータが短絡で終端されたデータに変換されます。リレーの物理的な構造から、出力ポートがグラウンドに終端され、スイッチがオフのとき、グラウンドに対する容量を知るには、ソースに送り返される電力の大きさであるY₁₁パラメータを調べればいいことは明白です。スイッチが開いているとき、すべての電力は反射されると考えられますが、電力の一部はYパラメータの定義によってグラウンドに接続されている出力ポートに到ります。電力は、容量を介してグラウンドに伝達されます。したがって、Y₁₁パラメータの虚部を2πfで除算すれば、必要な周波数におけるグラウンドに対するRFリレーの容量が得られます。

RFリレーのインダクタンスを計算するときも、似たような方法を使用します。ただし、Yパラメータの代わりにZ（インピーダンス）パラメータを使います。Zパラメータは、SパラメータやYパラメータと似ていますが、抵抗整合や短絡ではなく、オープン・サーキットを使用して終端を定義します。この方式を少し応用すれば、すべてのデバイスでさまざまな物理パラメータを計算することができます。

整合回路

Sパラメータは、整合回路の設計にも使用できます。多くのアプリケーションにおいて、特定周波数における最適な電力の伝達を保証するためにインピーダンスの整合が必要です。Sパラメータを使用すれば、デバイスの入力および出力のインピーダンスを測定できます。さらにSパラメータをスミス・チャートに表示し、適切な整合回路を設計することができます。

顧客へのモデル提供

前述のように、Sパラメータ・ファイルは普遍的な性質を持つため、リニア回路の入出力情報を顧客に提供するときに便利です。これによって、複雑な（場合によっては独自の）設計を公開せずに広い周波数範囲でデバイスを完全に記述することができます。顧客は、前述したような方法でSパラメータを使用して、自分たちのシステム内でデバイスをモデル化することができます。

結論

Sパラメータは、広い帯域幅にわたって高周波モデルの作成と検証を行うために便利なツールです。Sパラメータを記録しておけば、その他の多くの回路特性を計算したり、整合回路を作成するために使用することができます。しかし、測定システムの設計に際しては、さまざまな点に注意しながら行う必要があります。最も重要なのは、校正方法の選択と基板の設計です。ここで述べた方法に従えば、深刻な失敗を減らすことができるでしょう。

参考資料

Rako, Paul. “TDR: taking the pulse of signal integrity.” EDN, September 3, 2007.

Bowick, Chris, John Blyler, and Cheryl Ajluni. RF Circuit Design. Newnes. 2007.

著者

Joseph Creech

Joseph Creechは、2005年に工学士を取得してコーク・カレッジ大学（アイルランド）を卒業しました。アナログ・デバイセズRPSグループの設計評価部門に6年間勤務しています。