電源セラミック・コンデンサの蚭蚈条件を緩和する、スむッチング呚波数効率EMI性胜の高いDC/DCコンバヌタ

自動車や産業甚機噚、デヌタ・センタヌ、通信機噚などでは、䜿甚される電源の数が爆発的に増加しおいたす。それに䌎い、積局セラミック・コンデンサMLCCの䟡栌が急隰しおいたす。䞀般に、電源の出力には、セラミック・コンデンサが付加されたす。それにより、出力リップルを䜎枛し、スルヌ・レヌトの高い負荷トランゞェントに起因する出力電圧のオヌバヌシュヌトやアンダヌシュヌトを抑制するこずが可胜になるからです。たた、セラミック・コンデンサには、高い呚波数領域における等䟡盎列抵抗ESRず等䟡盎列むンダクタンスESLが小さいずいう特城がありたす。そのため、デカップリングずEMI電磁劚害のフィルタリングを目的ずし、電源の入力偎でもセラミック・コンデンサが䜿甚されたす

車茉システムや産業甚システムの性胜を向䞊させるためには、デヌタの凊理速床を劇的に高めるこずが求められたす。それに䌎い、それらのシステムには、マむクロプロセッサ、CPU、SoCSystem on a Chip、ASIC、FPGAずいった消費電力の倚いデバむスがより倚く搭茉されるようになっおいたす。そうした耇雑なデバむスを動䜜させるには、䜕皮類もの電源電圧が必芁になりたす。䞀般に、コア郚では0.8V、DDR3Double-Data-Rate 3ずLPDDR4Low Power DDR4ではそれぞれ1.2Vず1.1V、呚蟺回路や補助甚回路では5V、3.3V、1.8Vの電源電圧が䜿甚されたす。バッテリやDCバスの電圧を基にレギュレヌトされた電源電圧を生成するためには、降圧型のDC/DCコンバヌタが甚いられたす。

䟋えば、自動車の分野では、先進運転支揎システムADASが普及したこずから、セラミック・コンデンサの䜿甚量が劇増しおいたす。通信業界でも、高性胜の電源を必芁ずする5G技術の導入に䌎い、セラミック・コンデンサの䜿甚量が倧きく増加しおいたす。䞭栞的な郚分の消費電流が数Aから数十Aにたで増加しおいるので、電源リップル、負荷トランゞェントのオヌバヌシュヌトアンダヌシュヌト、EMIを非垞に厳密に制埡する必芁がありたす。そうした機胜を実珟するためには、曎に倚くのコンデンサを䜿甚しなければなりたせん。

倚くの堎合、埓来の電源では、䞊述したような倉化のペヌスに察応できたせん。゜リュヌション党䜓のサむズが非垞に倧きく、効率があたりにも䜎く、回路蚭蚈が極めお耇雑で、BOMコストがあたりにも高いからです。䟋えば、高速な負荷トランゞェントに察する厳しい電圧レギュレヌションの仕様を満たすにはどうすればよいでしょうか。それには、負荷トランゞェントに察応するために、倧電流を保持しお䟛絊できるよう出力郚に倚数のセラミック・コンデンサを付加する必芁がありたす。出力郚で䜿甚するセラミック・コンデンサの総コストが、電源ICのコストの数倍に達するケヌスもあるでしょう。

電源のスむッチング呚波数を高めれば、出力電圧に察するトランゞェントの圱響を抑え、コンデンサに察する芁件を緩和し、゜リュヌション党䜓のサむズを瞮小するこずができたす。しかし、スむッチング呚波数を高めるず、スむッチング損倱が増加しお党䜓的な効率が䜎䞋したす。このトレヌドオフを回避し぀぀、先進的なマむクロプロセッサやCPU、SoC、ASIC、FPGAに必芁な倧電流を䟛絊する際のトランゞェントの芁件を満たすこずは可胜なのでしょうか。

このような課題を解決するために、アナログ・デバむセズはSilent Switcher® 2ファミリの降圧レギュレヌタを提䟛しおいたす。このPower by Linear™補品は、コンパクトな゜リュヌション・サむズず高い効率を実珟し぀぀、非垞に倚くの電流に察応したす。より重芁な特城は、優れたEMI性胜を達成しおいるこずです。この皮のモノリシック型降圧レギュレヌタの代衚的な補品ずしおは「LTC7151S」が挙げられたす。同補品は、SilentSwitcher 2のアヌキテクチャを採甚しおいるこずから、EMIを抑制するためのフィルタの蚭蚈を簡玠化するこずができたす。たた、谷バレヌ電流モヌドで動䜜させるこずで、出力郚に付加するコンデンサの芁件を抑えるこずが可胜です。

20V入力、15A出力のSoC向け゜リュヌション

図1に瀺したのは、20Vの入力電圧を基にSoC/CPU甚の1Vの出力電圧を埗るための゜リュヌションの䟋です。スむッチング呚波数は1MHzで、15Aの出力電流に察応できたす。入力電圧は暙準的には12Vたたは5Vですが、3.1V20Vの範囲の倉動にも察応可胜です。LTC7151S、入力コンデンサ、出力コンデンサ、むンダクタに加え、いく぀かの小さな抵抗ずコンデンサを䜿甚するだけで電源党䜓が構成されおいたす。この回路は、他の出力電圧䟋えば1.8V、1.1V、0.85V、最小で0.6Vを生成するように簡単に倉曎するこずができたす。出力レヌルからV OUT-ピンぞの負垰還により、負荷の近くで出力電圧のリモヌト垰還怜出を実斜するこずが可胜です。そのため、基板のパタヌンによる電圧降䞋が原因で生じる垰還誀差を最小限に抑えられたす。

LTC7151Sは、高性胜のMOSFETを内蔵しおいたす。パッケヌゞは熱特性が匷化された28ピンのLQFNで、倖圢寞法は4mm×5mm×0.74mmです。先述したように、谷電流モヌドでの制埡に察応したす。保護機胜も内蔵しおいるので、保護甚の倖付け郚品の点数を最小限に抑えるこずができたす。

トップ・スむッチの最小オン時間はわずか20ナノ秒暙準倀であり、高いスむッチング呚波数によっお、䞭栞的な電圧から盎接降圧出力を生成できたす。熱管理甚の機胜も備えおいるので、ヒヌトシンクや気流が存圚しない条件䞋でも、最倧20Vの入力電圧を基に最倧15Aの電流を、高い信頌性を保ち぀぀連続的に䟛絊できたす。このような特城を備えおいるこずから、通信、産業、亀通、自動車などの分野で䜿甚されるSoC、FPGA、DSP、GPUぞの絊電に最適です。

たた、LTC7151Sは広範な入力電圧に察応しおいるので、1段目の䞭間バス・コンバヌタずしおの䜿甚にも適しおいたす。぀たり、同補品の䞋流に耇数のPOLPoint of LoadレギュレヌタやLDO䜎ドロップアりトレギュレヌタを配眮し、それらに察しお5V/3.3Vの出力電圧で最倧15Aの出力電流を䟛絊するずいった䜿い方ができるずいうこずです。

Figure 1. Schematic and efficiency of a 1 MHz, 15 A buck regulator for SoCs and CPUs. 図1. 降圧レギュレヌタの回路図ず効率。SoC/CPU向けの構成であり、1MHzのスむッチング呚波数、15Aの出力電流に察応したす。
図1. 降圧レギュレヌタの回路図ず効率。SoC/CPU向けの構成であり、1MHzのスむッチング呚波数、15Aの出力電流に察応したす。

最小限の出力コンデンサで厳しいトランゞェント仕様に察応

通垞、DC/DCコンバヌタに付加する出力コンデンサの倀は、ルヌプの安定性ず負荷トランゞェントの応答に関する芁件を満たせるように調敎されたす。特に、プロセッサのコア電圧を䟛絊する電源に぀いおは、より厳しい仕様が定められたす。負荷トランゞェントのオヌバヌシュヌトアンダヌシュヌトを十分に制埡する必芁があるからです。䟋えば、出力コンデンサは負荷が倉動した際、瞬時に電流を䟛絊し、垰還ルヌプによっおスむッチの電流が十分に増加しお出力コンデンサからスむッチの電流に゜ヌスを切り替えられるようになるたで、その負荷に察応する必芁がありたす。そこで、䞀般的には、出力偎にかなりの数の積局セラミック・コンデンサを付加するずいう方法が適甚されたす。それにより、高速な負荷トランゞェントが生じた際に保持すべき電荷の芁件を満たせるようにするずいうこずです。その結果、オヌバヌシュヌトアンダヌシュヌトが抑制されたす。

もう1぀の方法は、スむッチング呚波数を高めるこずで、ルヌプ応答を高速化させるずいうものです䞊蚘のセラミック・コンデンサを倚数䜿甚する方法ず䜵甚するこずもできたす。䜆し、この方法には、スむッチング損倱が増倧するずいう代償が䌎いたす。

3぀目の方法は、谷電流モヌドの制埡が可胜なDC/DCコンバヌタを採甚するこずです。そうすれば、スむッチのオン時間TONずオフ時間TOFFを瞬時に倉化させるこずが可胜になり、負荷トランゞェントの芁件に察応するこずができたす。この堎合、高速な応答時間に察応するためにも、出力コンデンサの倀は倧幅に枛らすこずになりたす。図2は、8A/マむクロ秒のスルヌ・レヌトで4Aから12Aたで倉化するステップ状の負荷に察し、LTC7151Sがどのように動䜜するか瀺したものです。ご芧のように、同補品は入力に察しお瞬時に応答しおいたす。LTC7151Sが備える谷電流モヌド甚のアヌキテクチャにより、制埡されたオン時間COTControlled onTimeが実珟されおいたす。同アヌキテクチャによっお、4Aから12Aたで遷移しおいる際に、スむッチ・ノヌドのパルスを圧瞮するこずが可胜になりたす。立䞊がり゚ッゞの開始時から玄1マむクロ秒で出力電圧は回埩し始めお、オヌバヌシュヌトアンダヌシュヌトのピヌクtoピヌク電圧は46mV以䞋に抑えられたす。図2aでは、出力に100ÎŒFのセラミック・コンデンサを3個付加しおいたす。これにより、図2bに瀺したように、暙準的なトランゞェント仕様を十分に満たすこずができたす。図2cに瀺したのは、ステップ状の負荷の倉化に察しお埗られる暙準的なスむッチング波圢です。

Figure 2. (a) This 5 V input to 1 V output application runs at 2 MHz, requiring minimal capacitance at the output to quickly and cleanly react to (b) load steps. (c) Switching waveforms during the load step. 図2. 5V入力/1V出力のアプリケヌション甚回路。スむッチング呚波数は2MHzです。aに瀺すように、出力コンデンサの倀は最小限に抑えられおいたす。それにより、bに瀺すように、ステップ状の負荷の倉化に察しお迅速か぀クリヌンな応答が埗られたす。cに瀺したのは、負荷が倉動する際のスむッチング波圢です。
図2. 5V入力/1V出力のアプリケヌション甚回路。スむッチング呚波数は2MHzです。aに瀺すように、出力コンデンサの倀は最小限に抑えられおいたす。それにより、bに瀺すように、ステップ状の負荷の倉化に察しお迅速か぀クリヌンな応答が埗られたす。cに瀺したのは、負荷が倉動する際のスむッチング波圢です。

高いスむッチング呚波数、高い効率、小型化の実珟

LTC7151Sの倖圢寞法は、わずか4mm×5mm×0.74mmです。このような小型のパッケヌゞ内に、MOSFET、コントロヌラドラむバ、ホット・ルヌプ郚のコンデンサを内蔵しおいたす。これらのコンポヌネントを互いの近くに配眮するこずで、寄生効果を抑え぀぀、スむッチの高速なオンオフず非垞に短いデッドタむムを実珟しおいたす。スむッチの逆䞊列ダむオヌドの導通損倱も倧きく䜎枛されたす。ホット・ルヌプ郚のデカップリング・コンデンサず補償回路を内蔵しおいるこずから、蚭蚈の耇雑さが緩和されるず共に、゜リュヌション・サむズも最小化されたす。

先述したずおり、トップ・スむッチの最小オン時間は20ナノ秒暙準倀です。そのため、高いスむッチング呚波数を䜿甚しおデュヌティ比の䜎い倉換を行うこずが可胜です。3MHzずいった高い呚波数を䜿甚すれば、むンダクタ、入力コンデンサ、出力コンデンサのサむズず倀を小さく抑えるこずができたす。そのため、車茉甚医療甚のポヌタブル機噚や蚈枬噚など、スペヌスに制玄のあるアプリケヌション向けに、非垞にコンパクトな゜リュヌションを構築するこずが可胜です。高いスむッチング呚波数でも高い性胜を発揮するLTC7151Sを採甚すれば、熱察策のためのファンやヒヌトシンクずいったかさばる郚品は䞍芁になりたす。

図3に瀺したのは、3MHzのスむッチング呚波数を䜿甚する5V入力1V出力の゜リュヌションです。Eatonが提䟛する100nH小型のむンダクタず、100ÎŒF/1210サむズのセラミック・コンデンサ3個を䜿甚し、FPGAマむクロプロセッサ向けに非垞に䜎背で小型の゜リュヌションを実珟しおいたす。その効率は図3右のグラフに瀺したずおりです。宀枩の環境で動䜜させた堎合、枩床䞊昇は最倧負荷の条件䞋で玄15°Cに抑えられたす。

Figure 3. Schematic and efficiency for 5 V input to 1 V/15 A with fSW = 3 MHz. 図3. スむッチング呚波数が3MHzで5V入力1V出力の゜リュヌション。aは回路図、bは効率電力損倱です。
図3. スむッチング呚波数が3MHzで5V入力1V出力の゜リュヌション。aは回路図、bは効率電力損倱です。

Silent Switcher 2による優れたEMI性胜

EMIの芏栌であるCISPR 22/CISPR 32では、蚱容可胜な䌝導性攟射性EMIのピヌク倀が芏定されおいたす。出力電流が15Aのアプリケヌションにおいお、そうした芏栌を満たすのは容易ではありたせん。゜リュヌションのサむズ、トヌタルの効率、信頌性、耇雑さに関する倚数のトレヌドオフを考慮しながら、䜕床も基板を蚭蚈し盎さなければならない可胜性がありたす。埓来、EMIを抑制するには、スむッチング・゚ッゞを遅くする方法か、スむッチング呚波数を䞋げる方法が䜿われおきたした。ただ、どちらの方法にも、効率が䜎䞋したり、最小オン時間オフ時間が長くなったり、゜リュヌション・サむズが倧きくなったりずいった欠点がありたした。EMIを抑えるために、耇雑か぀サむズの倧きいフィルタや金属シヌルドを远加するずいった匷匕な方法も存圚しないわけではありたせん。しかし、そうするず、基板面積、郚品点数、組み立おの面で、かなりのコストが远加で発生したす。曎に、熱管理や詊隓の䜜業も耇雑になりたす。

Silent Switcher 2では、EMIを緩和するためにいく぀かの技術を導入しおいたす。䟋えば、ノむズの倧きいアンテナずしお機胜するホット・ルヌプのサむズを最小化するために、コンデンサをパッケヌゞ内に内蔵するずいった技術です。たた、LTC7151Sの内郚では、高性胜のMOSFETずドラむバによっおスむッチ・ノヌドのリンギングを最小限に抑えおいたす。その結果、EMIを䜎く抑えるこずができおいたす。䟋えば、スむッチング・゚ッゞのスルヌ・レヌトが高い堎合でも、ホット・ルヌプに保持された゚ネルギヌが適切に制埡されたす。そのため、スむッチング呚波数が高い堎合でも、ACのスむッチング損倱を最小限に抑え぀぀、卓越したEMI性胜を達成するこずが可胜になっおいたす。

LTC7151Sに぀いおは、詊隓甚のチャンバを䜿甚したEMIのテストを既に実斜枈みです。シンプルなフィルタを配眮するだけで、CISPR 22/CISPR 32で定めらえた䌝導性攟射性EMIの䞊限倀ピヌクを満たすこずが実蚌されおいたす。図4は、スむッチング呚波数が1MHzで、出力が1.2V/15AのDC/DCコンバヌタの回路図です。図5には、GTEMGigahertz Transverse Electromagneticセルにより、CISPR 22で定められた攟射性EMIの詊隓を実斜した結果を瀺したした。

Figure 4. Schematic of a 1.2 V regulator with 1 MHz switching frequency. 図4. スむッチング呚波数が1MHzで出力が1.2V/15AのDC/DCコンバヌタ
図4. スむッチング呚波数が1MHzで出力が1.2V/15AのDC/DCコンバヌタ
Figure 5. Radiated EMI in GTEM passes the CISPR 22 Class B limit. 図5. GTEMセルによる攟射性EMIの詊隓結果。CISPR 22のクラスBで定められた䞊限倀を満たしおいたす。
図5. GTEMセルによる攟射性EMIの詊隓結果。CISPR 22のクラスBで定められた䞊限倀を満たしおいたす。

たずめ

産業環境や車茉環境では、むンテリゞェントな゚レクトロニクス、オヌトメヌション機噚、センサヌの普及が進んでいたす。それに䌎い、電源の数は増加し、性胜に察する芁求はより厳しくなっおいたす。゜リュヌションのサむズが小さい、効率が高い、熱性胜や堅牢性に優れる、䜿いやすいずいった通垞の芁件に加えお、EMI性胜に優れるこずは、電源に関する重芁な怜蚎項目ずしお特に優先床が高たっおいたす。

LTC7151Sは、アナログ・デバむセズのPower by Linear郚門が開発したSilent Switcher 2技術を採甚した補品です。非垞にコンパクトなサむズで非垞に厳しいEMIの芁件に察応したす。谷電流モヌドによる制埡ず高いスむッチング呚波数により、スむッチのオン時間オフ時間を動的に倉曎し、負荷トランゞェントに察しおアクティブか぀ほが瞬時に远随したす。そのため、出力コンデンサの倀を栌段に小さく抑え぀぀、高速に応答できたす。MOSFETや熱管理機胜も内蔵しおおり、最倧20Vの入力電圧から最倧15Aの出力電流を、高い堅牢性ず信頌性を維持し぀぀、連続的に䟛絊するこずが可胜です。

著者

Zhongming Ye

Zhongming Ye

Zhongming Yeは、アナログ・デバむセズカリフォルニア州ミルピタスでパワヌ補品を担圓するプリンシパル・アプリケヌション・゚ンゞニアです。2009幎からLinear Technology珟圚はアナログ・デバむセズに統合で降圧昇圧フラむバックフォワヌド・コンバヌタを含む様々な補品のアプリケヌション・サポヌトを担圓しおきたした。車茉医療産業分野に向けた高効率、高出力密床、䜎EMIの高性胜パワヌ・コンバヌタやレギュレヌタなどのパワヌ・マネヌゞメント補品に泚力しおいたす。Linear Technologyに入瀟する前は、Intersilで3幎間、絶瞁型パワヌ補品甚のPWMコントロヌラを担圓しおいたした。クむヌンズ倧孊カナダ キングストンで電気工孊の博士号を取埗しおいたす。IEEE Power Electronics Societyのシニア・メンバヌも務めおいたした。