概要
LDO（低ドロップアウト）レギュレータは、ノイズの影響を受けやすいデバイスに適した電源ICです。ノイズを抑えつつ、高い信頼性で電力を供給できることを特徴とします。LDOレギュレータは、電源レールに直接給電することを目的として使用することができます。それだけでなく、他の電源ICのポストレギュレータとして使用することも可能です。例えば、電源としてスイッチング・レギュレータ（SMPS：Switch-mode Power Supply）を使用すると、システムの様々な部分にノイズの影響が及ぶことになります。そこで、スイッチング・レギュレータのノイズを除去するために、その下流にLDOレギュレータを配置するという方法がよく用いられます。この手法を採用すれば、LDOレギュレータによるノイズ削減の効果を得ることができます。但し、LDOレギュレータの消費電力は、電源回路全体（電源システム）の効率に悪影響を及ぼす可能性があります。本稿では、アナログ・デバイセズ独自のVIOC（Voltage Input-to-Output Control：電圧入出力制御）機能を備えるLDOレギュレータ製品を紹介します。この機能を使用すれば、VIOCピンという1本のピンを使用することにより、電源回路の消費電力を削減し、効率を高めることができます。スイッチング・レギュレータのポストレギュレータとして使用する際、この機能を使用すればLDOレギュレータの入出力電圧が自動的に制御されます。その結果、電源回路全体としての効率を最大限に高めることが可能になるのです。VIOCに対応する超低ノイズのLDOレギュレータを採用すれば、一般的なLDOレギュレータを使用する場合と比べて、電源回路全体としての性能をはるかに高めることができます。
はじめに
私たちの日常生活は、高精度の電子機器から様々なメリットを享受することによって成り立っています。例えば、医療分野における正確な診断、製品の品質管理、水や大気に含まれる化学物質の濃度の測定などは、そうした電子機器がなければ実現できません。ただ、テスト装置や計測器に組み込まれる高精度のハードウェアは、ノイズの影響を受けやすいデバイスで構成されています。そのため、設計やテストについて複雑な計画を立案し、可能な限りノイズの低減を図らなければなりません。そして、ノイズの低減という面で重要になるのは電源レールです。シグナル・チェーンに対し、ノイズの多い電源レールから給電が行われるような設計になっていると、システム全体の性能が低下してしまいます。ノイズに敏感なアプリケーションにおいて最高の性能を得るには、電源レールから供給される電圧のノイズとリップルを最小限に抑えなければなりません。LDOレギュレータは、そうした低ノイズの電源回路を実現する上で大いに役立ちます。
LDOレギュレータを使用すれば、DC電圧を確実に降圧してレギュレートすることができます。そのための設定は、単純な抵抗分圧器または単一の抵抗を使用することで実現可能です。LDOレギュレータには、その出力がクリーンでノイズが少ないという重要な特徴があります。その一方で、スイッチング・レギュレータと比べて効率が低いという欠点も存在します。実際、最新のスイッチング・レギュレータ製品を採用すれば、90%を超える効率を得ることができます。ただ、スイッチング・レギュレータの出力には、インダクタに流れる電流の急速なスイッチングに起因する多くのノイズが含まれます。スイッチング・レギュレータの出力を観察すると、三角波に似た電流が生成されていることがわかります。インダクタの電圧は、自身を流れる電流の微分値に比例します（図1）。
スイッチング・レギュレータからは、そのスイッチング周波数とその高調波において電圧スプリアスが発生します。どのような製品でも、図2に示したような形で、それらのスペクトル・ノイズ成分が発生することになります。
それらのノイズは、スイッチング・レギュレータの出力にフィルタを適用することで低減することができます。ただ、そのためには大容量のコンデンサが必要になります。その結果、等価直列抵抗（ESR）のような寄生成分の影響が生じることになります。例えば、ESRによって電源回路の消費電力が増加し、効率の低下につながる可能性があるといった具合です。スイッチング・レギュレータはスイッチング動作に伴うリップル・ノイズを生成します。それだけでなく、広帯域のノイズ、高周波のスパイク、リンギングの影響も受けやすいデバイスだと言えます。
スイッチング・レギュレータにポストレギュレータとしてLDOレギュレータを適用すれば、最終的な出力のノイズを低減することができます。これは、スイッチング・レギュレータの下流にLDOレギュレータを配置し、LDOレギュレータからデバイスに対して給電するという意味です。この構成であれば、スイッチング・レギュレータの高い効率とLDOレギュレータの優れた電源電圧変動除去比（PSRR）の両方を活かすことができます。つまり、ノイズの多いスイッチング・レギュレータの出力をLDOレギュレータによってクリーンにし、デバイスに給電することが可能になるということです。しかし、この方法にも問題はあります。それは、LDOレギュレータで生じる電圧降下に伴い、効率が低下するというものです。
VIOCは、上記の問題を解決するために開発されたアナログ・デバイセズ独自の技術です。これを採用すれば、下流のLDOレギュレータで生じる電圧降下を低減することができます。その結果、ノイズを抑えつつ効率を維持するという両立が困難な要件に対処することが可能になります。VIOCは、一種のアクティブ制御システムです。LDOレギュレータからのフィードバックを利用して、スイッチング・レギュレータの出力電圧をレギュレートします。つまり、VIOC機能を備えるLDOレギュレータは、スイッチング・レギュレータの出力電圧を自動的に最適化します。以下では、まずVIOCの機能の詳細について説明します。続いて、実験結果を示すことで、VIOC機能によって効率を高められることを実証します。更に、負荷が変動する状況でVIOCがどのような効果を発揮するのかを明らかにします。
LDOレギュレータをポストレギュレータとして使用する
図3をご覧ください。この電源回路では、まずスイッチング・レギュレータによって入力電圧を降圧します。通常、得られた出力電圧には図4に示すようなリップルが含まれています。
この回路では、その出力電圧をLDOレギュレータに供給します。LDOレギュレータは、スイッチング・レギュレータの出力電圧を、プログラムされた電圧まで降圧／レギュレートします。それにより、高い精度が求められるシグナル・チェーンに最適なクリーンな電圧が得られます。LDOレギュレータがどれくらいノイズを低減できるかは、そのPSRRによって決まります。その性能は、PSRR = ¦20log(ΔVINPUT)/(ΔVOUTPUT)¦という式によって計算することができます。通常、この性能を実測によって評価する場合には、10Hz～1MHzという広い周波数範囲にわたってスペクトルを取得します。LDOレギュレータ製品によっては、1MHzにおいて80dBといった優れたPSRR性能を発揮するものがあります。そうした製品をポストレギュレータとして適用すれば、スイッチング・レギュレータのノイズを最大限に減衰することができます。つまり、そのようなLDOレギュレータは、ノイズの多い電圧をクリーンにするための最適な選択肢となります。図4と比較すればわかりますが、LDOレギュレータの出力電圧は図5のようなクリーンなものになります。
上述したように、LDOレギュレータをポストレギュレータとして使用すれば、ノイズの多い電源レールを効果的にクリーンにすることができます。ただ、この方法を採用すると効率が低下します。図3の電源回路の場合、スイッチング・レギュレータの効率は90%です。しかし、LDOレギュレータの効率が66%であることから、この電源回路全体としての効率は約59%まで低下してしまいます。
通常のLDOレギュレータを使用する場合の課題
LDOレギュレータをポストレギュレータとして使用する場合、いかにして電源回路全体としての効率を最大限に高めるかということが課題になります。図3の例において、効率が低下する原因は、LDOレギュレータの消費電力が多すぎる点にあると考えられます。入出力電圧の差と負荷電流が大きい場合にこのような結果になります。LDOレギュレータの消費電力は、以下に示す式で計算することができます。
アナログ・デバイセズは、VIOC機能を搭載した超低ノイズのLDOレギュレータ製品を提供しています。それをスイッチング・レギュレータと組み合わせれば、電源回路全体としての効率を高められます。VIOCピンを利用してスイッチング・レギュレータを制御することで、その出力電圧を最適なレベルにレギュレートすることが可能になります。その結果、LDOレギュレータの電圧降下を低減し、効率を高めることができます。
VIOC機能の動作
ここでは、VIOC機能を搭載するLDOレギュレータとして「LT3041」を例にとります。図6は、同ICと上流のスイッチング・レギュレータ（DC/DCコンバータ）の接続方法を表したものです。ご覧のように、スイッチング・レギュレータのフィードバック（FB）ピンにはVIOCピンを接続しています。それにより、LDOレギュレータの入出力電圧の差が、スイッチング・レギュレータのFBピンの電圧値（レギュレートされた電圧）に設定されます。FBピンの電圧が通常1V未満になるスイッチング・レギュレータを選択することにより、LDOレギュレータの入出力電圧の差を最小限に抑えられます。その結果、電源回路全体としての効率を高く維持できます。ここでは、スイッチング・レギュレータとしてSilent Switcher®（サイレント・スイッチャ） 2技術を採用した「LT8648S」を使用すると仮定します。同ICのFBピンの電圧は600mVです。そのため、LDOレギュレータはその入出力間の電圧降下を600mVに保ちます。このように電源回路を構成すると、VIOCピンがスイッチング・レギュレータの出力に作用します。その結果、LDOレギュレータの入力電圧は以下の式に従って決まります。
VIOCピンによってLDOレギュレータの入出力電圧の差を設定することで、スイッチング・レギュレータの出力電圧が低下します。その結果、LT3041は信頼性の高い電力削減用のツールとして機能するようになります。
VIOCの効果を実測評価で確認する
続いて、VIOCの効果を実測評価の結果によって確認してみましょう。図7に示したのが評価に使用したボードの外観です。この評価では、スイッチング・レギュレータとしてLT8648Sを使用します。そのポストレギュレータとして、LDOレギュレータであるLT3041を使用します。先述したとおり、LT3041はVIOC機能を備える製品です。この例では、LT3041の評価用ボードをLT8648Sの評価用ボードの下流に配置しています。LT8648SのFBピンの電圧は約600mVにレギュレートされます。FBピンとLT3041のVIOCピンを接続すると、LT3041の入出力電圧の差を600mVに維持することができます。LT8648Sの評価用ボードが出力する電圧は5Vです。一方、LT3041の評価用ボードは3.3Vを出力します。以下では、VIOCの有無によってこのシステムの性能にどのような差が出るのか比較してみます。各実験において、LT8648Sには電源から12VのDC電圧を供給することにします。
表1、表2に示したのが基本的な実験の結果です。表1に対応する実験では、FBピンにはVIOCピンを接続していません。そのため、スイッチング・レギュレータは約5Vを出力し、それがLDOレギュレータに供給されます。表1を見ると、LDOレギュレータの効率は図3で示したとおり約67%となっています。この場合、LDOレギュレータの主な役割は、スイッチング・レギュレータの出力をポストレギュレートすることだけです。このソリューションでもクリーンな電源レールを実現できますが、電源回路全体としての効率は非常に低くなります。先述したように、この効率の低さは、LDOレギュレータの入出力電圧の差によって大量の電力が消費されることに起因しています。
| IOUT (A) | VIN LDO (V) | VOUT LDO (V) | VIOC (V) | PD LDO (mW) | LDOの効率 |
| 0.1 | 4.981 | 3.310 | 1.667 | 167 | 66.4 |
| 0.5 | 4.948 | 3.308 | 1.629 | 815 | 66.8 |
| 1 | 4.904 | 3.306 | 1.577 | 1577 | 67.4 |
もう1つの実験では、LT8648SのFBピンとLT3041のVIOCピンを接続しました。それにより、スイッチング・レギュレータが自身の出力電圧をVOUT(LDO) + VVIOCにレギュレートするようにします。VIOCピンをFBピンに接続すると、VVIOC = VFB = 600mVとなります。LT3041の出力電圧が3.3Vであることから、LDOレギュレータの入力電圧は約3.9Vになります。表2は、この実験の結果をまとめたものです。LDOレギュレータの入力電圧も示してあります。
| IOUT (A) | VIN LDO (V) | VOUT LDO (V) | VIOC (V) | PD LDO (mW) | LDOの効率 |
| 0.1 | 3.926 | 3.309 | 0.610 | 61.02 | 84.3 |
| 0.5 | 3.904 | 3.308 | 0.584 | 291.89 | 84.7 |
| 1 | 3.901 | 3.306 | 0.575 | 574.70 | 84.7 |
このように、VIOC機能を使用すれば、LT3041の入出力電圧の差をうまく低減することができます。その結果、効率を高められます。この場合、スイッチング・レギュレータからLDOレギュレータに引き渡される電圧は5Vではありません。VIOCピンによって、スイッチング・レギュレータは約3.9Vを出力するようになります。VIOC機能を使用すると、LDOレギュレータの電圧降下は約600mVになります。それに対し、同機能を使用しない場合、電圧降下は約1.7Vに達します。VIOC機能によってLDOレギュレータの入力電圧を低下させれば、表2に示したように約84%の効率が得られます。つまり、VIOC機能を使用しない場合と比べて効率が17%も向上しています。LDOレギュレータの消費電力は、1/2.7に低下したことになります。VIOC機能を使用していない場合も使用している場合も、出力される電力の量は同じです。しかし、消費電力には大きな違いがあります。負荷がどのような値だったとしても、VIOC機能を使用した場合、同機能を使用しない場合よりも効率は高くなります。VIOC機能を使用すると、LDOレギュレータに対して最も理想的な電圧が供給されるようになります。
但し、1つ注意すべきことがあります。VIOCピンとFBピンを接続したとしても、VIOC機能による消費電力の削減効果が保証されるわけではありません。ここまでに説明したとおり、VIOC機能を使えば、スイッチング・レギュレータの出力電圧を下げることができます。しかし、同機能によってスイッチング・レギュレータの出力電圧を高めることはできません。VIOC機能は、VOUT(SWITCHER) > VOUT(LDO) + VVIOCという不等式が成り立つ場合に省電力の効果を発揮します。この不等式が成り立っていない場合にも、LT3041は出力電圧をレギュレートします。但し、スイッチング・レギュレータの出力電圧は最適化されません。
どこまでの効果を期待できるのか？
続いて、より厳しい条件において、VIOC機能の効果はどのようになるのか検討してみます。以下の例では、LDOレギュレータの出力電圧を変更し、公称4.32Vの出力を生成するようにします。ここで表3をご覧ください。VOUT(LDO) + VVIOCは、スイッチング・レギュレータの出力電圧である5Vをまだ超えていません。従って、VIOCピンによって消費電力を削減するための最適化を施すことができます。スイッチング・レギュレータは、VIN(LDO) = VOUT(LDO) + VVIOCを満たす入力電圧を供給していることに注目してください。また、LDOレギュレータの電圧降下はVIOC機能によって約600mVに維持されています。VIOCを使用しない場合、LDOレギュレータには約5Vの電圧が入力されることになります。続いて表4をご覧ください。これは、スイッチング・レギュレータの出力電圧が5Vで、VIOC機能は使用していない場合の例です。LDOレギュレータの入力電圧は表3の場合と比べてかなり5Vに近づいています。表3と見比べると、VIOCを使用した場合にはLDOレギュレータの効率が少しだけ高くなっていることがわかります。表3、表4のデータは、VIOC機能を利用すれば、たとえ少量であったとしても消費電力の削減効果が得られることを示しています。
| IOUT (A) | VIN LDO (V) | VOUT LDO (V) | VIOC (V) | PD LDO (mW) | LDOの効率 |
| 0.1 | 4.96 | 4.33 | .607 | 62.2 | 87.4% |
| 0.5 | 4.94 | 4.33 | .581 | 305.2 | 87.6% |
| 1 | 4.90 | 4.33 | .561 | 559.8 | 88.5% |
| IOUT (A) | VIN LDO (V) | VOUT LDO (V) | LDOの効率 |
| 0.1 | 4.989 | 4.34 | 86.9% |
| 0.5 | 4.987 | 4.34 | 87.0% |
| 1 | 4.982 | 4.34 | 87.1% |
負荷電圧が変動するアプリケーションでは、VOUT_LDO + VVIOCがスイッチング・レギュレータの出力電圧を超えることがあります。LT8648Sの出力が5V、FBピンの電圧が600mVという条件で、5Vを出力するLT3041を組み合わせるケースについて考えてみましょう。この条件下でVIOC機能を使用する場合、LDOレギュレータの入力電圧はVIN(LDO) = VOUT(LDO) + VVIOCに基づいて5.6Vになります。つまり、スイッチング・レギュレータの出力である5Vよりもはるかに高くなります。この場合、LDOレギュレータに関連する電力を削減することはできません。
変動する負荷に対応して電力を削減する
図8に示したのは、負荷が変動する場合に対応するための回路例です。この回路では、3個の抵抗によってVIOC機能のプログラムを行います。つまり、抵抗R1、R2、R3の値を適切に設定することで、入出力電圧の差を制御します。各抵抗の値の設定方法については、LT3041のデータシートを参照してください。この方法では、VIOCピンをスイッチング・レギュレータのFBピンに直接接続した場合と同じレベルで消費電力を削減できるわけではありません。それでも、負荷が変動するアプリケーションに対して高い信頼性を発揮する手法となります。入出力電圧の差をプログラムすることで、出力電圧が変動してもLDOレギュレータの入出力間の電圧降下が一定であるという性質を活かすことができます。図8は、負荷が変動するケースにおいて、抵抗がある場合と抵抗がない場合のシナリオの例となります。
ここで、図9に示した電源回路について考えてみます。これは、スイッチング・レギュレータのポストレギュレータとして、VIOC機能を使用しないLDOレギュレータを適用する場合の例です。スイッチング・レギュレータは6.5Vを出力し、LDOレギュレータは5Vを出力します。
つまり、LDOレギュレータの入出力間では1.5Vの電圧降下が生じます。それによる電力損失は1.5Wです。負荷が変動することから、LDOレギュレータの出力電圧も変化します。この例では、図10に示すように、LDOレギュレータの出力電圧が3.3Vに低下します。
この新たな3.3Vの負荷によって、LDOレギュレータの入出力には3.2Vの電圧降下が生じます。それによる電力損失は3.2Wです。その結果、LDOレギュレータの効率は79.9%から50.8%まで低下します。
ここで、図8に示すように抵抗を使用することで、負荷が変動した場合でも消費電力と効率の変動を抑えることが可能になります。図10に示した電源回路で、LDOレギュレータのVIOC機能を使用し、3個の抵抗によって入出力電圧の差を1.5Vに設定した場合を考えてみましょう。スイッチング・レギュレータはVOUT(SWITCHER) = VDIFFERNTIAL(LDO) + VOUT(LDO)を出力することになります。変動する負荷によってLDOレギュレータの出力電圧が5Vから3.3Vに低下すると、スイッチング・レギュレータの出力電圧は、プログラムされた6.5Vではなく4.8Vになります（図11）。
このように、3個の抵抗を使うことで、入出力電圧の差をプログラムすることができます。つまり、LDOレギュレータの入出力における電圧降下が1.5Vで維持されます。負荷電流が1Aである場合、LDOレギュレータの電力損失は3.2Wではなく1.5Wになります。VIOC機能と3個の抵抗を使用することで、LDOレギュレータの消費電力は負荷電圧が3.3Vに低下したとしても1/2以下に削減できます。図10の構成では、3.3Vの負荷に対する効率は50.8%でした。図11の構成では、同じ負荷の場合の効率が68.8%まで改善されます。条件の異なる2つの電源回路は同じ量の電力を供給します。ただ、VIOC機能を使用すれば、LDOレギュレータははるかに高い効率で給電を行えるようになります。
まとめ
アナログ・デバイセズは独自のVIOC機能を備える超低ノイズのLDOレギュレータ製品を提供しています。それらを採用すれば、一般的なLDOレギュレータを使用する場合と比べて電源回路全体としての性能を高められます。VIOC機能を使用すれば、回路の効率と電源の質のバランスを適切に最適化することが可能になります。本稿では、具体的な製品の例としてLT3041を紹介しました。LDOレギュレータならではのPSRRとVOIC機能を組み合わせることにより、LT3041は、ノイズの多い入力電圧を処理しつつ、システムの効率を最適化するという目標を達成します。また、負荷が変動する場合にも電源回路が最適化されるようVIOC機能は自動的な調整を施します。本稿で示したように、VIOC機能を備えるLDOレギュレータはあらゆる条件下で優れた性能を発揮します。その最大の効果は、自身の消費電力が削減され、優れた効率が得られる点にあります。つまり、一般的なLDOレギュレータにはない制御機構を提供します。VIOC機能を備えるLDOレギュレータは、その自動制御機能によって上流のスイッチング・レギュレータ（DC/DCコンバータ）の出力をその場で調整し、最大限の効率が得られるように機能します。アナログ・デバイセズが提供するこの自動制御機能は、電源回路向けのテレメトリ技術のトレンドとして進化していくはずです。最近では、電源回路を改善するために、PMBus®やその他の手法によってデータを収集する例が増えています。そうしたなか、VIOC機能は、電力を自動的に制御するための新たな解として注目されるようになるでしょう。
