ADN2917

新規設計には非推奨

クロックおよびデータ再生IC、連続レート:8.5GBPS~11.3GBPS、制限アンプ/EQ内蔵

製品モデル
2
1Ku当たりの価格
価格は未定
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.G)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

Viewing:

製品の詳細

  • シリアル・データ入力:8.5Gbps~11.3 Gbps
  • リファレンス・クロックが不要
  • ジッタの転送、生成、耐性に対するすべてのSONET/SDH条件を凌駕
  • 量子化感度::9.2 mVp-p(typ)(リミット・アンプ・モード)
  • オプションの制限アンプ入力とイコライザ入力
  • G.8251 OTNをサポートするプログラマブルなジッタ伝送帯域幅
  • プログラマブル・スライス・レベル
  • サンプル位相調整機能
  • 出力極性反転機能
  • I2Cを介したプログラマブルなLOSスレショールド
  • I2Cによるオプショナル機能のアクセス
  • LOS警告(制限アンプ・モードのみ)
  • LOLインジケータ
  • PRBS発信器/検出器
  • アプリケーションによる消費電力
    • 352 mW @ 8.5 Gbps、イコライザ・モード、クロック出力無し
    • 430 mW @ 11.3 Gbps、イコライザ・モード、クロック出力無し
  • 電源:1.2V、1.8 V ~ 3.3 V、3.3V
  • 4 mm × 4 mm 24ピンLFCSP
ADN2917
クロックおよびデータ再生IC、連続レート:8.5GBPS~11.3GBPS、制限アンプ/EQ内蔵
ADN2917 Functional Block Diagram ADN2917 Pin Configuration
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

さらに詳しく
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成

評価用キット

eval board
EVAL-ADN29XX

ADN2905/ADN2913/ADN2915/ADN2917 Evaluation Board

機能と利点

  • Full featured evaluation board for the ADN2905/ADN2913/ADN2915/ADN2917
  • Configurable as PRBS generator or PRBS error detector
  • Locked to any rate, continuous mode, up to 11.3 Gbps input signal

製品詳細

The ADN2905, ADN2913, ADN2915, and ADN2917 provide the receiver functions of quantization, signal level detect, and clock/data recovery for a continuous signal data rate range from 6.5 Mbps to 11.3 Gbps. The ADN29xx automatically lock to such a data signal without referring to an external clock or extra programming. All SONET/SDH jitter requirements are exceeded, including jitter transfer, jitter generation, and jitter tolerance. All specifications are quoted for the –40°C to +85°C temperature range, unless otherwise noted.


For the best input signal detection, the ADN29xx input circuitry can be configured as a limiting amplifier, an equalizer, or a 0 dB equalizer. Additionally, the ADN29xx provide manual control of sampling phase and slice level adjust to optimize the incoming data eye detection.


The loss of signal (LOS) is available in limiting amplifier input mode only. The asserted LOS indicates that the input signal level has fallen below a preset threshold. The LOS detect circuit provides a typical 6.0 dB hysteresis to prevent LOS output chatter.


The asserted loss of lock (LOL) indicates when incoming signal rate shifts more than 1000 ppm away from the CDR VCO frequency.


The ADN29xx are available in a compact 4 mm × 4 mm, 24-lead chip scale package (LFCSP).


Full specifications on the ADN2905/ADN2913/ADN2915/ADN2917 are available in the product data sheet, which should be consulted in conjunction with this user guide when working with the evaluation board.


The ADN2905, ADN2913, ADN2915, and ADN2917 are pin-to-pin compatible devices and share the same evaluation board. Each EVALZ-ADN29xx evaluation board is populated by a different DUT: ADN2905 on the EVALZ-ADN2905, ADN2913 on the EVALZ-ADN2913, ADN2915 on the EVALZ-ADN2915, and ADN2917 on the EVALZ-ADN2917.

EVAL-ADN29XX
ADN2905/ADN2913/ADN2915/ADN2917 Evaluation Board
EVALZ-ADN2905_EVALZ-ADN2913_EVALZ-ADN2915_EVALZ-ADN2917

最新のディスカッション

最近表示した製品