ADN2817

製造中

連続データレートのクロック／データ回復IC（高感度リミット・アンプ内蔵）、10Mbps～2.7Gbps

データシート (Rev. G) 製品セレクション・テーブル
製品モデル
3
1Ku当たりの価格
価格は未定
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • シリアル・データ入力：10Mbps～2.7Gbps
  • ITU-Tのジッタ仕様を凌駕
  • Iリミット・アンプ内蔵
    • 5mV p-pの感度（ADN2817 のみ）
  • 調整可能なスライス・レベル：±100mV（ADN2817 のみ）
  • 商標登録済みのデュアルループ・クロック回復アーキテクチャ
  • プログラマブルLOS検出（ADN2817 のみ）
  • PRBS発生器および検出器を内蔵
  • 基準クロックが不要
  • ロック喪失インジケータ
  • 2倍のデータレートに対応
  • BERMONまたはサンプルの位相調整が選択可能
  • 基準クロックを使用しないレート感度
  • I2Cインターフェースからのオプション機能
  • 単電源動作：3.3V
  • 低消費電力
  • 5mm × 5mmの32ピンLFCSPパッケージ
ADN2817
連続データレートのクロック／データ回復IC（高感度リミット・アンプ内蔵）、10Mbps～2.7Gbps
ADN2817-2818-fbl ADN2817-2818 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

アプリケーション・ノート 1

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

評価用キット
EVAL-ADN2817
ADN2817 Evaluation Board
EVAL-ADN2817EBZ Evaluation Board - Top View EVAL-ADN2817EBZ Evaluation Board - Bottom View EVAL-ADN2817EBZ Evaluation Board

最新のディスカッション

44 週前
RE: Phase determinism of recovered clock
1 年前
RE: Propagation delay comparison for ADN2817, ADN2812, ADN2816, ADN2855
EngineerZone®で関連するディスカッションを見る

最近表示した製品