ADIsimCLK
ADIsimCLK
ADIsimCLKTMは、アナログ・デバイセズの超低ジッタ・クロック分配およびクロック生成製品のための、位相ノイズとジッタを予測するクロック設計ツールです。ワイヤレス・インフラストラクチャ、計測器、ネットワーキング、ブロードバンド、ATEなど、予測可能なクロック性能を必要とするどのような領域におけるアプリケーションでも、ADIsimCLKを使用することで、設計の開発、評価、最適化を手早く行うことができます。ADIsimCLK Version 1.70.11は、以前のバージョンにAD9528低ジッタ・クロック発生器を追加したモデルです。
ADIsimCLKバージョン1.70.11（2024年10月リリース）。zipファイルをローカルに保存したら、解凍してsetup.exeをクリックすることで実行できます。注記：最新バージョンをインストールする前に、以前のバージョンはすべてアンインストールする必要があります。
主な機能
- PLL周波数シンセサイザを外部VCOまたは統合PLL/VCOと共にモデル化
- リファレンス、VCO、ループ・フィルタ、および位相検出器の寄与を含め位相ノイズおよびジッタを分析
- ロック時間の正確な決定のために非線形遷移分析を実施
ADIsimCLKクロック設計ツール・ウィザードにより、設計者はシミュレーションされたクロック分配設計の詳細な性能データを数分以内で観察できます。クロック回路の最適化を、このインタラクティブな環境において、スプレッドシートライクなシンプルさと対話性で行うことができます。
詳細なデバイスモデルにより、ジッタ性能（ブロードバンドおよびSONET仕様）、位相ノイズ性能、位相ノイズの影響（ACI/ACR、EVM、位相ジッタなど）、ADC性能へのジッタの影響（S/N比、有効ビット数）、および正確なタイミング分析（ロジック・アナライザ表示）の分析が可能になります。