JESD204インターフェース・フレームワーク
迅速なシステム・レベルの開発と最適化のための統合 JESD204 ソフトウェア・フレームワーク
トップへ
製品概要
機能と利点
特長と利点
- 迅速なシステム統合化のためのシステム・レベルの JESD204 フレームワーク
- ラピッド・プロトタイピングと概念実証テストのために最適化されたソフトウェア・パッケージ
- HDL コードでJESD204 準拠のコンバータやトランシーバーと FPGA のインターフェースを構成
- 動的設定機能により動作中のシステム変更が可能
- 組込みコンポーネント・モデルに対応する制約処理機能でクロックやコンバータの設定を行うため、システム統合化が容易
- コマーシャル・ライセンスまたはオープン・ソース・ライセンス（メールは英語でお送りください）：
GPL-2
- 無料。ただしパブリック・ドメインではありません
- 無制限のプログラム利用が可能
- ソース・コードに自由にアクセス
- ソースをそのままコピーしたものを無制限に配布可能
- 作成した派生コードを無料かつオープン・ソースとすることに同意すれば、派生コードを作成可能（作成したソースを配布）
- ライセンスは「バイラル」型
- 無保証: フレームワーク使用に伴う損害は免責対象となります。
- アナログ・デバイセズの部品のみ EngineerZone の無料サポート
コマーシャル・ライセンス
- 価格は以下参照
- 使用、変更、配布は無制限
- ソース・コードを公表することなくバイナリを配布可能
- 永久、マルチプロジェクト、マルチサイト
- アナログ・デバイセズ製デバイスの使用が必須
- 顧客製品のエンド・ユーザーへのサブライセンスが可能。ただし、その製品だけに限定。
- 無保証: フレームワーク使用に伴う損害は免責対象となります。
- コマーシャル・サポート
- 10 時間のマンツーマン電話／電子メールサポート
- それ以降は EngineerZone を利用
その他の機能:
- JEDEC JESD204B 仕様に基づく設計
- フレームあたり 1 ～ 256 オクテット、マルチフレームあたり 1 ～ 32 フレームに対応
- 1 ～ 32 レーンの設定に対応
- JESD204B 仕様に準拠した最大 12.5 Gbps のライン・レートに対応
- 最大 16.1 Gbps のライン・レートに対応
- 物理層とデータ・リンク層の機能
- データ用の AXI4-Stream インターフェース
- 設定インターフェース用の AXI4-Lite
製品概要
アナログ・デバイセズの JESD204 インターフェース・フレームワークは、性能を最適化した IP フレームワークによってシステム開発を容易にするシステム・レベルのソフトウェアと HDL のパッケージです。 IP フレームワークは、高速コンバータ、トランシーバー、クロックなどの複雑なハードウェアとさまざまな FPGA プラットフォームを統合できます。
JESD204インターフェース・フレームワークは、動作中のシステム変更や、動的設定機能によってクロックやコンバータなど組込みコンポーネント・モデルのための制約処理ができるオープン・プラットフォームです。この機能により、システム・レベルの統合化と概念実証テストを向上し、製品を市場に投入するまでの時間を短縮できます。
コマーシャル・ライセンス利用のお客様は、直接サポートをご利用になれます。 最寄りの営業所または代理店へご連絡ください。
マーケットとテクノロジー
*互換製品
資料
-
JESD204B サバイバル・ガイド 20172017/02/01PDF5 M
-
データ・コンバータのアレイに供給するサンプリング・クロックの同期をとる2016/06/01
-
JESD204 Interface Framework User Guide2017/11/29WIKI