ADALM2000による実習：シリコン制御整流器

目的

今回は、シリコン制御整流器（SCR：Silicon Controlled Rectifier）の構造と動作について検討します。SCRはサイリスタとも呼ばれるデバイスであり、主に大電力を制御する必要がある機器で使用されます。SCRを用いれば、大電流を流したり、遮断したりすることができます。そのため、中～高電圧に対応するAC電力制御アプリケーションに適しています。具体的には、照明の調光、レギュレータ、モータ制御などでよく使用されます。当然のことながら、そうしたSCRは意図的に設計され、製品として販売されているものです。それとは別に、SCRはICの内部に寄生素子としても形成されます。そのSCRがトリガされると、ICに集積された回路の誤動作や、信頼性の問題、ICの損傷が生じる可能性があります。

背景

SCRは、3つの端子を備える電流制御型の半導体素子です。ダイオードと同様にアノードとカソードを備えているだけでなく、ゲートと呼ばれる3本目の制御端子も備えています。また、ダイオードや整流器と同様に、一方向だけに電流を流します。その動作を実現するには、ゲートに電流を印加します。言い換えると、SCRの動作をトリガするのは、そのゲート電流だけです。SCRは、ダイオードの整流機能とトランジスタのオン／オフ制御機能を兼ね備えたものだと言えるでしょう。

一般に、SCRはパワー・スイッチのアプリケーションで使用されます。SCRがオフしている際、流れる電流はリーク電流だけです。ゲートからカソードへの電流が閾値を超えると、SCRはオンになり、アノードからカソードに向かって電流が流れ始めます。その電流量が保持電流の値を超えると、ゲート電流を流すのを止めても、アノードからカソードへの電流は流れ続け、オンの状態が維持されます。一方、一定の時間にわたり、電流量が保持電流の値を下回ると、SCRはオフの状態に切り替わります。ゲートに流れる電流がパルス状で、SCRを流れる電流量がラッチング電流の量よりも少なかったとします。その場合、SCRはオフの状態で保たれます。

図1は、SCRについて説明する際に使われる各種の表現を示したものです。図1（b）を見ると、SCRは4層構造を成しており、3本の端子を備えていることがわかります。一番上のP型層に設けられた端子Aがアノードです。一方、一番下のN型層に設けられた端子Kがカソードです。下側の3つの層で構成されたNPNトランジスタのベースには端子Kが設けられています。これが、3つ目の端子であるゲートです。

Figure 1. SCR equivalent circuits. — 図1. SCRの各種表現（等価回路）

図1（c）に示したように、SCRは2つのトランジスタから構成されていると見なすことができます。これを回路図として描き直したものが図1（d）です。SCRの構造は、PNPトランジスタとNPNトランジスタがご覧のような形で接続されているのと等価です。各トランジスタのコレクタは、もう一方のベースに接続され、正帰還のループが形成されていることがわかります。

SCRには、安定した状態が2つ存在します。1つは、導通していないオフの状態です。まず、ゲートをオープンの状態にすると、NPNトランジスタQ2のベースには電流は流れないと仮定します。ベース電流がゼロであるということは、Q2のコレクタ電流もゼロになります。Q2のコレクタ電流がゼロであるということは、PNPトランジスタQ1のベースにも電流は流れないということを意味します。そうすると、Q1のコレクタ電流もゼロになります。これは、Q2のベース電流はゼロであるという最初の仮定と一致します。Q1とQ2のコレクタ電流はいずれもゼロ（両ベース電流もゼロ）なので、両トランジスタのエミッタ電流も流れません。このように、SCRがオフしている状態ではすべての電流の値がゼロになります。この状態は、Q1またはQ2のエミッタからコレクタに流れるリーク電流が非常に少なければ、安定した状態として保たれます。

もう1つの安定した状態は、両トランジスタがオン（導通）になったときに現れます。ゲートに微小な電流を印加すると、SCRはオフの状態からオンの状態に切り替わります。ループに関して、オフの状態にするために行ったのと似たような手順を適用することによって、オンの状態に移行させることができます。まず、Q2にベース電流を与えると、すぐに多くのコレクタ電流（ベース電流のβ_NPN倍）が流れ始めます。このQ2のコレクタ電流はQ1のベース電流でもあります。そのベース電流によって、Q1でも多くのコレクタ電流（ベース電流のβ_PNP倍）が流れ始めます。Q1のコレクタ電流はQ2のベース電流にフィードバックされるので、同ベース電流が更に増加することになります。このような電流の帰還ループが確立されたら、最初に印加したゲート電流は流すのを止めても構いません。外付け回路から電流が供給されている限り、SCRはオンの状態で維持されます。SCRをオフにする唯一の方法は、アノードからカソードに流れる電流の量を、クリティカルな保持電流を下回るレベルまで減らすことです。

この正帰還のループについては、次のようなことを理解しておくとよいでしょう。すなわち、次式が成り立つ間はSCRがオンになったままになり、ラッチされた状態が維持されるということです。

SCRがオンになっている際、端子Aから端子Kへの電圧降下はQ1_VBEとQ2_VCESATの和になります。これは、Q2_VBEとQ1_VCESATの和と同じ値になります。コレクタ‐ベース間の接合は順方向にバイアスされます。V_CEがV_BEより小さい飽和領域に入るため、バイポーラ・トランジスタのβは低下します。2つのトランジスタのV_CEは、正帰還のゲインの式を満たし、β_PNP×β_NPNが1に等しくなるまで降下します。

バイポーラ・トランジスタのβは、コレクタ電流の量が少ないときには低下します。リーク電流が非常に少なければ、β_PNP×β_NPNは1より小さくなり、SCRはオフの状態で保持されます。

アナログ・パーツ・キットの「ADALP2000」には、SCRは含まれていません。ただ、ディスクリートのPNPトランジスタとNPNトランジスタを使用すれば、図1（d）に示した回路を構成し、その動作をエミュレートすることができます。

準備するもの

アクティブ・ラーニング・モジュール「ADALM2000」
ソルダーレス・ブレッドボード
抵抗：1kΩ（2 個）、100kΩ（2 個）
コンデンサ：0.1µF（1 個）
小信号 NPN トランジスタ：1 個（例えば「2N3904」）
小信号 PNP トランジスタ：1 個（例えば「2N3906」）

説明

図2に、SCRの等価回路を示しました。

Figure 2. Circuit to emulate an SCR. — 図2. SCRの動作をエミュレートするための回路

R1とR2は、いずれも100kΩの抵抗です。これらは、微小なリーク電流によってSCRに自己トリガがかからないようにするために使用しています。この目的を確実に果たせるようにするために、各抵抗は各トランジスタのV_BEをまたぐように配置します。抵抗R3は、任意波形ジェネレータ（AWG2）からの電圧パルスをトリガ用の電流に変換する役割を果たします。

ハードウェアの設定

図3に、図2の回路を実装したブレッドボードを示しました。

Figure 3. Breadboard connections of circuit to emulate an SCR. — 図3. 図2の回路を実装したブレッドボード

手順

AWG1は、ピークtoピークの振幅が10V、オフセットが0V、周波数が100Hzの正弦波を生成するように設定します。一方、AWG2は、ピークtoピークの振幅が800mV、オフセットが400mV、周波数が100Hzの方形波を生成するように設定してください。AWGについては、必ず2つのチャンネルの同期をとってください。なお、信号の表示にはソフトウェア・パッケージ「Scopy」を使用します。

オシロスコープについては、チャンネル1にトリガをかけます。チャンネル1によってAWGから入力される正弦波を観測し、チャンネル2によって抵抗R_Lの両端の電圧を観測します。その際には、180°～360°の範囲で段階的に位相を調整してください。AWG2の位相の設定によっては、図4、図5と同じような波形を観測できるはずです。AWG2からトリガのパルスを発生するまでは、R_Lの両端の電圧はゼロのままです。つまり、SCRはオフの状態にあります。一方、入力された正弦波の電圧がゼロと交わるまで、SCRはオンの状態になっていることもわかります。

Figure 4. Waveforms example. — 図4. 想定される波形の例

Figure 5. Scopy waveforms example. — 図5. Scopyで取得した実際の波形

SCRがオンになり電流が流れている状態で、SCRの両端の電圧降下を測定／記録してください。

次にAWG2を調整し、SCRをトリガするグラウンドより高い最小パルス電圧（振幅）を見つけ出します。その電圧とR3、Q2のV_BEに基づいて最小トリガ電流を推定してください。

続いて、R1とR2をより大きな値（1MΩ）と小さな値（10kΩ）に変更してください。その結果、最小トリガ電圧はどのように変化したか確認してください。

更に、R3を0.1µFのコンデンサに置き換えます。このカップリング・コンデンサは、微分器のように機能します。つまり、AWGの出力である方形波（パルス）を、その立上がり／立下がりエッジで正／負の細い電流スパイクに変化させる役割を果たします。そうすると、いつ、どのようにSCRがトリガされたときに、どのような影響が生じるでしょうか。

IC内部に寄生素子として形成されるSCR

ここまで、SCRの動作や特性を確認してきました。言うまでもなく、そのSCRは意図的に構成したものでした。ただ、一般的なICの内部には、意図せずSCRが形成されてしまいます。つまり、寄生素子としてSCRが存在するということです。そうしたSCRがトリガされると、ICが備える回路の誤動作や、信頼性の問題、ICの損傷が発生する可能性があります。

ラッチアップ

IC内に寄生素子として存在するSCR（以下、寄生SCR）がトリガされると何が起きるのでしょうか。その場合、正／負の電源が短絡し、ICが破壊されてしまう可能性があります。このような現象をラッチアップと呼びます。電流が制限されていない状態でラッチアップが生じると、過剰な電気的ストレスが生じます。以前は、CMOS出力のICを使用している際にラッチアップが発生してしまうことがありました（図6）。過電圧という異常な事象が発生している際、寄生素子として存在する2つのベース‐エミッタ接合のうち1つに瞬間的に順方向のバイアスがかかったとします。そうすると、ドライバ用のトランジスタとウェルによって構成された4層のPNPN構造がSCRとして機能する状態になります。寄生SCRがオンの状態になると、電源とグラウンドの間の短絡が生じます。

通常、CMOSのICを設計する際には、モノリシックのダイ上において各トランジスタをできるだけ近い位置に配置します。CMOS回路の設計が不適切である場合、外部から何らかの励起信号が加わることで、寄生SCRがオンの状態になる可能性があります。ここで、もう一度図6をご覧ください。この簡略化された断面図は、2つのMOSトランジスタの構造を表しています。すなわち、PMOSトランジスタとNMOSトランジスタが1つずつ描かれています。これら2つのトランジスタは、論理ゲートとして、あるいはアナログ・アンプやスイッチとして他の回路に接続されています。ラッチアップの原因になるのは、寄生素子として存在する2つのバイポーラ・トランジスタ（Q1とQ2）です。Q1のPNPトランジスタは垂直方向、Q2のNPNトランジスタは水平方向に形成されています。

Figure 6. Cross section of PMOS and NMOS devices, with parasitic transistors Q1 and Q2. — 図6. PMOS/NMOSトランジスタの断面図。寄生素子として、トランジスタQ1、Q2が形成されています。

図6. PMOS/NMOSトランジスタの断面図。寄生素子として、トランジスタQ1、Q2が形成されています。

寄生SCRがオンになる可能性を下げるためには、ICの設計において主に次のようなことを行います。1つは、NMOSトランジスタとPMOSトランジスタの間隔を広くとることです。もう1つは、NウェルとPウェルの間や、両ウェルの周辺に、高濃度にドープされた領域を設けることです。これらのレイアウト手法の目的は、垂直方向のPNPトランジスタと水平方向のNPNトランジスタのうち、いずれかのβを1より小さくすることです。また、これらの手法は、抵抗R_PWELLとR_NWELLの値を下げる効果をもたらします。それにより、SCRがオンになる原因となる最小トリガ電流の値が高くなります。

問題

SCRと一般的な整流ダイオードを比べると、どのような違いがありますか？

答えはStudentZoneで確認できます。