DS33R11
T1/E1/J1トランシーバ内蔵イーサネットマッパ
Viewing:
製品の詳細
- 自動フロー制御付き、10/100 IEEE 802.3 Ethernet MAC (MIIおよびRMII)ハーフ/フルデュープレックス
- T1/E1/J1フレーマとLIU内蔵
- プログラマブルなFCSおよびインターフレーム挿入によってHDLC/LAPSをカプセル化
- 専用情報レート(CIR)コントローラが512kbps単位で分割割当て
- シリアル(TDM)インタフェース用のプログラマブルBERT
- 外部16MB、100MHz SDRAMバッファ
- パラレルマイクロプロセッサインタフェース
- 電源:1.8V、3.3V
- リファレンス設計では信号を2層に配線
- IEEE 1149.1 JTAG対応
DS33R11は、T1/E1/J1データストリームによる伝送用にHDLCまたはX.86 (LAPS)にMACフレームをカプセル化して10/100 Ethernet LANセグメントを拡張します。
このデバイスは、フルワイヤ速度転送能力によってパケットの蓄積および転送を実行します。内蔵の専用情報レート(CIR)コントローラは、512kbps単位の最高ライン速度で分割帯域割当てを行います。DS33R11は、低コストの外付けプロセッサで動作することができます。
アプリケーション
- T1/E1/J1上イーサネット伝送
- LAN拡張
- トランスペアレントなLANサービス
ドキュメント
これは最新改訂バージョンのデータシートです。
ハードウェア・エコシステム
ツールおよびシミュレーション
IBISモデル 1
最新のディスカッション
ds33r11に関するディスカッションはまだありません。意見を投稿しますか?
EngineerZone®でディスカッションを始める