DS1744
量产Y2K兼容、非易失时钟RAM
- 产品模型
- 8
Viewing:
产品详情
- 集成的NV SRAM、实时时钟、晶体、电源失效控制电路和锂电池
- 访问时钟寄存器方式与静态RAM完全相同，这些寄存器位于RAM中最高的8个地址
- 世纪字节寄存器；Y2K兼容
- 完全的非易失性，可在缺少电源的条件下工作10年以上
- BCD编码的世纪、年、月、日、星期、小时、分和秒数据，可自动进行闰年补偿至2100年
- 电池电压指示标志
- 电源失效写保护，允许±10%的VCC电源容差
- 锂电池处于开路的保鲜模式，直至首次电源加电
- 仅对于DIP模块
- 标准的JEDEC字节宽度32k x 8静态RAM引脚排列
- 仅对于PowerCap模板
- 可表贴的封装直接与包含电池和晶体的PowerCap连接
- 可替换的电池(PowerCap)
- 上电复位输出
- 引脚兼容于其他密度的DS174xP时间保持RAM
- 提供工业级温度范围：-40°C至+85°C
DS1744是功能完备、2000年兼容(Y2KC)的实时时钟/日历(RTC)和32k x 8 NV SRAM。用户可通过如完整数据资料中的图1所示的单字节宽度的接口对DS1744内部的所有寄存器进行访问。RTC信息和控制位占用RAM中最高的8个地址。RTC寄存器包含世纪、年、月、日、星期、小时、分和秒数据，采用24小时BCD格式。器件可自动对每个月份及闰年进行日期校正。RTC时钟寄存器采用双缓冲，可避免在时钟更新周期内访问不正确的数据。双缓冲系统还可以防止访问时间寄存器时导致倒数计时无法减少而引起的时间丢失。DS1744还包含电源失效电路，用于当VCC电源超出容差时，禁止选通器件。由于低VCC引起不可预测的系统操作，该特性可以避免这种情况下的数据丢失，从而避免错误的访问和更新。
参考资料
数据手册 2
可靠性数据 1
设计笔记 4
技术文章 2
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| DS1744-70+ | Encapsulated Dual-In-Line Module | ||
| DS1744-70IND+ | Encapsulated Dual-In-Line Module | ||
| DS1744P-70+ | PowerCap Module | ||
| DS1744P-70IND+ | PowerCap Module | ||
| DS1744W-120+ | Encapsulated Dual-In-Line Module | ||
| DS1744W-120IND+ | Encapsulated Dual-In-Line Module | ||
| DS1744WP-120+ | PowerCap Module | ||
| DS1744WP-120IND+ | PowerCap Module |
| 产品型号 | 产品生命周期 | PCN |
|---|---|---|
|
12月 3, 2021 - 2218E ASSEMBLY |
||
| DS1744-70+ | 量产 | |
| DS1744-70IND+ | 量产 | |
| DS1744W-120+ | 量产 | |
| DS1744W-120IND+ | 量产 | |
这是最新版本的数据手册
硬件生态系统
| 部分模型 | 产品周期 | 描述 |
|---|---|---|
| 非易失性计时RAM 1 | ||
| DS9034PCX | PowerCap，带有晶振 | |
最新评论
需要发起讨论吗？ 没有关于 ds1744的相关讨论？是否需要发起讨论？
在EngineerZone®上发起讨论