DS1647

非易失时钟RAM

数据手册 (Rev. 4)

Viewing:

产品详情

集成了NV SRAM、实时时钟、晶振、电源失效控制电路及锂电池
时钟寄存器访问方式等同于静态RAM，这些寄存器占用8个高端RAM地址
无电源供电时，可保持非易失性10年以上
BCD编码的世纪、年、月、日、星期、时、分、秒，同时具有自动闰年补偿至2100年
电源失效写保护允许±10% V_CC电源容差
DS1647 (DIP模块)：
- 标准JEDEC字节宽度128k x 8 RAM引脚
DS1647P (PowerCap模板)：
- 表面可贴装的封装形式，直接连接到包括电池和晶振的PowerCap模块
- 电池可更换(PowerCap)
- 电源失效输出
- 引脚兼容于其它密度的DS164xP时间保持RAM

参考资料

数据手册 2

DS1647-DS1647P: Nonvolatile Timekeeping RAM Data Sheet (Rev.4) 10/21/2010

2746: 非易失时钟RAM Data Sheet 01/01/1900

可靠性数据 1

DS1647 Reliability Data 01/12/2023

设计笔记 4

Maxim产品中的内嵌锂电池\r\n 07/24/2011

Design Considerations for Analog Devices Real-Time Clocks 02/15/2002

PowerCap Package Allows for Density Upgrades, Surface Mount Assembly 05/30/2002

Using a Nonvolatile Timekeeping RAM with a Microcontroller 03/07/2003

技术文章 2

State Machine Logic in Binary-Coded Decimal (BCD)-Formatted Real-Time Clocks 09/17/2012

Tips for Writing Bulletproof Real-Time Clock Control Code 03/28/2014

这是最新版本的数据手册

硬件生态系统

部分模型	产品周期	描述
非易失性计时RAM 1
DS9034PCX		PowerCap，带有晶振

最新评论

需要发起讨论吗？没有关于 ds1647的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览