ADSP-TS101S
量产300 MHz TigerSHARC处理器,内置6 Mb片内SRAM
- 产品模型
- 2
产品详情
- 300 MHz,3.3 ns指令周期速率
- 6M位内部片内SRAM存储器
- 19 mm × 19 mm(484引脚)CSP_BGA或27 mm× 27 mm(625引脚)PBGA封装
- 双通道计算模块——每个包含ALU、乘法器、移位器和寄存器文件
- 双通道整数ALU,提供数据寻址和指针操作
- 集成I/O包括14通道DMA控制器、外部端口、4个链路端口、SDRAM控制器、可编程标志引脚、2个定时器以及用于系统集成的定时器过期引脚。
- 符合1149.1 IEEE标准的JTAG测试访问端口,用于片内仿真
- 支持无缝多处理片内仲裁,总线上多达8个TigerSHARC处理器
- 提供高性能静态超标量DSP操作,针对电信基础设施和其他严苛的大型多处理器DSP应用进行了优化
- 出色的DSP算法和I/O基准性能(参阅数据手册中表1和表2的基准)
- 支持在内部存储器、外部存储器、存储器映射外设、链路端口、其他DSP(多处理器)和主机处理器之间进行低开销DMA传输
- 通过非常灵活的指令集和高级语言DSP架构简化DSP编程
- 支持具有低通信开销的可扩展多处理系统
ADSP-TS101S TigerSHARC®处理器是一款高性能、静态Superscalar™处理器,针对大型信号处理任务和通信基础设施进行了优化。DSP集成了非常宽的存储器宽度和双通道计算模块,支持32和40位浮点以及8、16、32和64位定点处理,为数字信号处理器设定了新的性能标准。TigerSHARC处理器的静态超标量架构让处理器可以执行每周期多达四个指令,从而执行24个定点(16位)运算或六个浮点运算。
三个独立的128位宽内部数据总线,每个连接到三个2M位存储区之一,支持四通道字数据、指令和I/O访问,并提供每秒14.4G字节的内部存储器带宽。ADSP-TS101S处理器内核的工作频率为300 MHz,具有3.3 ns的指令周期时间。使用其单指令、多数据(SIMD)特性,ADSP-TS101S每秒可以执行24亿40位MAC或6亿80位MAC。数据手册中的表1和表2显示了DSP的性能基准。
参考资料
数据手册 1
用户手册 1
应用笔记 26
技术文章 1
处理器手册 3
产品亮点 1
软件手册 10
集成电路异常 1
旧模拟器手册 2
评估工具包手册 1
产品亮点 1
产品选型指南 1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
ADSP-TS101SAB1Z000 | 625 ball BGA | ||
ADSP-TS101SAB1Z100 | 625 ball BGA |
产品型号 | 产品生命周期 | PCN |
---|---|---|
8月 23, 2023 - 23_0004 Assembly Site Transfer of Select PBGA Products to ASE Kaohsiung (AEG) |
||
ADSP-TS101SAB1Z000 | ||
ADSP-TS101SAB1Z100 | ||
7月 14, 2021 - 20_0165 Assembly Transfer of Select PBGA Products to ASE Chungli (AET) |
||
ADSP-TS101SAB1Z000 | ||
ADSP-TS101SAB1Z100 | ||
6月 18, 2010 - 07_0093 Conversion to Laser Mark for all ADSPXXXX, ADSSTXXXX, and PC Audio Codecs Ink on Plastic Encapsulated Parts |
||
ADSP-TS101SAB1Z000 | ||
ADSP-TS101SAB1Z100 | ||
4月 17, 2012 - 12_0047 Ink-to-Laser Mark Conversion for the CSP_BGA and PBGA Packages (for Post-test Multi-grade parts) |
||
ADSP-TS101SAB1Z100 |
这是最新版本的数据手册
软件资源
Evaluation Software 1
工具及仿真模型
BSDL 模型文件 6
- ADSP-TS101: 27x27 PBGA Package Siicon Revision 0.2, [BSDL Original File], 09/09/2003
- ADSP-TS101: 19x19mm PBGA Silicon Revision 0.0 and 0.1 [BSDL Original File], 02/08/2001
- ADSP-TS101: 27x27 PBGA Package Silicon Revision 0.0 and 0.1 [BSDL Original File], 10/12/2001
- ADSP-TS101 TigerSHARC BSDL File 27x27mm PBGA Package for Revision 0.4, (11/2006)
- ADSP-TS101 TigerSHARC BSDL File 19x19mm PBGA Package for Revision 0.4, (11/2006)
- ADSP-TS101: 19x19mm PBGA Package Silicon Revision 0.2, [BSDL Original File], 09/09/2003
Designing with BGA
Surface Mount Assembly Recommendations for Plastic Ball Grid Array (PBGA) Packages
打开工具IBIS 模型 1
TigerSHARC Processors: Software and Tools
打开工具
评估套件
最新评论
需要发起讨论吗? 没有关于 adsp-ts101s的相关讨论?是否需要发起讨论?
在EngineerZone®上发起讨论