ADSP-21060

不推荐用于新设计

40 MHz、120 MFLOPS、5v浮点SHARC

产品模型
1
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

Viewing:

产品详情

  • 40MHz(指令速率:25ns)SISD SHARC内核
  • 峰值性能:120MFLOP
  • 与所有SHARC处理器代码兼容
  • 支持IEEE兼容32位浮点、40位浮点和32位定点数学运算
  • 4Mb片内双端口SRAM
  • 无缝连接,实现可扩展DSP多处理
  • 6个链路端口,全面支持点到点连接和阵列多处理
  • 2个同步串行端口,具有独立的发射和接收功能
  • 10通道DMA控制器
  • 主机处理器接口

ADSP-21060
40 MHz、120 MFLOPS、5v浮点SHARC
ADSP-21060 Functional Block Diagram
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目
提问

参考资料

数据手册 1

应用笔记 39

处理器手册 3

集成电路异常 1

旧模拟器手册 2

了解更多
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目

软件资源


工具及仿真模型

最新评论

需要发起讨论吗? 没有关于 adsp-21060的相关讨论?是否需要发起讨论?

在EngineerZone®上发起讨论

近期浏览