ADCMP564

量产

双路高速ECL比较器,采用20引脚QSOP封装

产品模型
1
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

Viewing:

产品详情

  • 差分PECL兼容输出
  • 输入至输出传播延迟:700 ps
  • 传播延迟消散:75 ps
  • 输入共模范围:-2.0 V至+3.0 V
  • 鲁棒的输入保护
  • 差分锁存控制
  • 内部锁存上拉电阻
  • 电源抑制:> 85 dB
  • 脉冲宽度:700 ps(最小值)
  • 等效输入上升时间带宽:1.5 GHz
  • 典型输出上升/下降时间:500 ps
  • ESD保护> 4kV HBM >200V MM
  • 可编程迟滞
ADCMP564
双路高速ECL比较器,采用20引脚QSOP封装
ADCMP563-564 Functional Block Diagram ADCMP564 Pin Configuration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目
提问

参考资料

了解更多
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目

评估套件

EVAL-ADCMP564
ADCMP564评估板

最新评论

需要发起讨论吗? 没有关于 adcmp564的相关讨论?是否需要发起讨论?

在EngineerZone®上发起讨论

近期浏览