AD6624

过期

80 MSPS, Quad Receiver Signal Processor

数据手册 (Rev. B)

Viewing:

产品详情

80 MSPS Wideband Input (14-Bit)
Four Independent Digital Receivers in a Single Package
Digital Re-sampling for non-Integer Decimation Rates

Programmable Decimating RAM
Coefficient FIR Filters
3.3 Volt CMOS
JTAG Boundary Scan, Built in Self Test
(BIST) Capability

推荐替代产品

四通道、100 MSPS数字接收信号处理器(RSP)

参考资料

数据手册 1

AD6624: Four-Channel, 80 MSPS Digital Receive Signal Processor (RSP) Data Sheet (Rev.B) 05/05/2001

应用笔记 1

AN-851: 一种WiMax双下变频IF采样接收机设计方案[中文版] (Rev.0) 07/26/2006

技术文章 3

Smart Partitioning Eyes 3G Basestation 10/18/2002

Soft Radio Runs into Hard Standards 03/19/2001

Basics of Designing a Digital Radio Receiver (Radio 101) 03/06/1998

产品亮点 1

Introducing Digital Up/Down Converters: VersaCOMM™ Reconfigurable Digital Converters 03/08/2008

这是最新版本的数据手册

工具及仿真模型

AD6624 (AD6624A) IBIS Models 2

最新评论

需要发起讨论吗？没有关于 ad6624的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览