

はじめに	9.1
<b>9.1: リニア電圧レギュレータ</b>	9.3
リニア・レギュレータの基本	9.3
パス・デバイスと関連トレードオフ	9.5
低ドロップアウト・レギュレータのアーキテクチャ	9.9
anyCAP 低ドロップアウト・レギュレータ・ファミリー	9.13
DC 性能に関連する設計の特長	9.13
AC 性能に関連する設計の特長	9.15
anyCAP 極分割トポロジー	9.15
LDO レギュレータの熱に関する検討事項	9.17
レギュレータ・コントローラの違い	9.20
基本的な 5V/1A LDO レギュレータ・コントローラ	9.21
パス・デバイスの選択	9.22
熱設計	9.23
LDO コントローラのセンシング抵抗	9.23
PCB レイアウトの検討事項	9.25
参考文献	9.26
<b>9.2: スイッチ・モード・レギュレータ</b>	9.27
はじめに	9.27
インダクタとコンデンサの基礎	9.28
理想的なステップダウン（降圧）コンバータ	9.31
理想的なステップアップ（昇圧）コンバータ	9.36
昇降圧コンバータのトポロジー	9.42
他の非絶縁型スイッチャ・トポロジー	9.44
絶縁型スイッチング・レギュレータのトポロジー	9.45
スイッチ変調方式	9.47
制御方式	9.48
ゲート型発振器（パルス・バースト変調）の制御例	9.51
ダイオードおよびスイッチの検討事項	9.54
インダクタの検討事項	9.57
コンデンサの検討事項	9.69
スイッチング・レギュレータの出力フィルタリング	9.76
スイッチング・レギュレータの入力フィルタリング	9.77
参考文献	9.78

## ■ ベーシック・リニア・デザイン

### 9.3: スイッチド・キャパシタ電圧コンバータ

はじめに

コンデンサを使用した電荷移動

非安定スイッチド・キャパシタ型インバータおよびダブラーの実装

電圧インバータおよび電圧ダブラーのダイナミック動作

スイッチド・キャパシタ電圧コンバータの電力損失

安定化出力スイッチド・キャパシタ型電圧コンバータ

## パワー・マネージメント

9.81

9.81

9.83

9.87

9.88

9.90

9.92

## 第9章: パワー・マネージメント

### はじめに

あらゆる電子システムは、動作するのに電源が必要です。しかし、システム設計においてこの領域はあまり重要視されず、しばしば見過ごされてきました。アンプのセクションで電源電圧変動除去比 (PSRR) に関して説明したように、電源の交流成分 (ノイズ) がアンプの出力に付加されることがあります。また PSRR には、周波数が高くなるにつれて低下するという強い周波数依存性があります。高性能な回路が最適なパフォーマンスを発揮するには、電源電圧はできるだけ静寂さを保たなければなりません。ローカルでのデカップリングが役立ちますが十分ではありません。

パワー・マネージメントとは、電子システムを動作させるのに必要な安定化電圧の生成、制御を広く指す言葉で、単なる電源設計よりもはるかに広い範囲を意味します。今日のシステムでは、高い効率を維持するために、電源設計をシステム設計と統合することが求められています。また、分散型電源システムでは PC 基板でレギュレータをローカルに配置することが必要となるため、設計者は少なくともスイッチング型とリニア型の両方のレギュレータの基本を習得することが必要です。

スイッチング・レギュレータ、リニア・レギュレータ、スイッチド・キャパシタ電圧コンバータ、電圧リファレンスのような集積回路コンポーネントは、パワー・マネージメントの代表的な要素です。

従来、電源電圧は標準  $\pm 15\text{ V}$  でしたが、最近はより低電圧化の傾向にあります。これは一部には、集積回路の製造プロセスに起因します。回路の速度は向上しています。この高速化を可能にした技術の 1 つが、プロセスで使用するトランジスタのサイズの縮小です。このような微細加工プロセスはブレイクダウン電圧が低下することを意味し、ひいては電源電圧の低下をもたらします。

パワー・マネージメントにおけるもう 1 つの傾向として、同一電源でアナログ回路とデジタル回路を動作させ、一方の電源を排除するといった誤った試みがしばしば見受けられます。たとえ電源電圧が同じであっても、アナログ回路の低ノイズ要件は、ノイズの多いデジタル電源とは相容れません。

電源電圧を低下させると、デジタル回路の消費電力が低減するという非常に望ましい効果が得られますが、リニア回路では電源電圧の低下により、信号のダイナミック・レンジが制限を受けてしまいます。また、残念ながら、電源電圧の低下によって信号スイング (ダイナミック・レンジの上端) を低下させても、ノイズ・レベル (信号のダイナミック・レンジの下端) が同量だけ低減することにはなりません。

パワー・マネージメントにおけるもう 1 つの傾向は、ユニポーラ (シングル) 電源の採用です。これは、負電源を除去する場合にしばしば行われます。しかし、多くの場合、負電源のほうが安価で、より優れた性能を提供します。単一電源では、レベル・シフトに追加回路が必要とされたり、AC カップリングが必要とされるためです。

注意:

9.1: リニア電圧レギュレータ

リニア・レギュレータの基本

リニア電圧レギュレータ IC は長い間、電源システムにおける標準的な構成要素となっていました。5 V のロジック電圧レギュレータとして初めて登場して以来、1 V 未満から 24 V に及ぶ種々の標準電圧に展開されてきました。出力電流についても、25 mA 程度から 5 A 程度まで対応しています。いくつかの理由により、リニア方式の電圧レギュレータ IC は登場初期からシステム構成にとって重要な要素となっています。理由の 1 つは、スイッチング方式のレギュレータと比較して低ノイズ特性であることです。もう 1 つの理由は、ディスクリートデバイスと比較して部品数が少なくて済み、システム全体の構成を単純化できることです。その一方で、リニア・レギュレータは電力損失が大きいため、比較的効率が低いことが知られています。初期世代のデバイスは（多くはまだ入手可能）、安定化された出力電圧より 2 V 以上高い非安定入力が必要とするため、電力損失は大きなものとなります。5 V 電源の標準的な最大効率は 71 % で、電力の 29 % がレギュレータ内で消費されることになります。




図 9.1: 基本的な 3 端子電圧レギュレータ

図 9.1 により、レギュレータでの電力損失を詳細に分析できます。レギュレータには電力を消費する要素が2つあります。1つは  $V_{IN} - V_{OUT}$  と  $I_L$  の関数であり、もう1つは  $V_{IN}$  と  $I_{ground}$  の関数です。総電力を  $P_D$  とすると、次式になります。

$$P_D = (V_{IN} - V_{OUT})(I_L) + (V_{IN})(I_{ground}). \quad \text{式 9-1}$$

標準的なレギュレータのブロック図をより詳しく見ると、図 9.2 に示すようにさまざまな要素があります。

この図に示す要素は、シャットダウン制御および飽和センサーの機能（点線で示す）を除き、ほとんどすべての要素が基本的に必要な要素です。これらの要素は多くの電圧レギュレータに存在しますが、シャットダウン機能は標準機能としては比較的新しく、標準的な3端子レギュレータには含まれていません。シャットダウン制御が存在する場合は、制御可能なロジック・レベルの入力でシャットダウン機能を制御します。オプションのエラー出力  $\overline{ERR}$  は、パス・デバイスの飽和や熱過負荷などのレギュレータの過負荷を検出するためにシステム内で使用されます。その他の機能は必ず電源レギュレータ IC に含まれます。この図はブロックを概念的に表しているため、実際の製品とは異なることがあります。




図 9.2: 電圧レギュレータのブロック・ダイアグラム

動作中、電圧リファレンス・ブロックは安定した電圧  $V_{REF}$  を生成します。これはほぼ常に、標準的には約 1.2 V のバンドギャップに基づく電圧になります。この電圧は誤差アンプの 1 本の入力に接続され、もう 1 本の入力は  $V_{OUT}$  検出分圧器である R1 および R2 に接続されます。誤差アンプはパス・デバイスを駆動し、パス・デバイスは出力を制御します。したがって、生成される安定化電圧は次のように単純に表されます。

$$V_{OUT} = V_{REF} \left( 1 + \frac{R1}{R2} \right) \quad \text{式 9-2}$$

待機電力が重要な場合には、いくつかの設計手順を必要とします。分圧器の抵抗値を大きくすると、誤差アンプおよびパス・デバイス・ドライバは低消費電力となり、リファレンス電流  $I_{REF}$  も小さくなります。このため、レギュレータの無負荷時の待機電流は、バイポーラ技術では mA 以下、CMOS 技術ではわずかに数  $\mu A$  まで低減することができます。シャットダウン・モードを備えたレギュレータでは、シャットダウン状態の待機電流を 1  $\mu A$  以下に低減できます。

ほぼすべてのレギュレータは、パス・デバイスを障害から保護するために、電流制限および過温度検知に関する何らかの手段を備えています。電流制限機能は通常、高電流部品に直列に入れた検出抵抗によるか、あるいは単純な駆動電流の制限によってパス・デバイスの  $\beta$  を制御して実装されます（いずれも同一の効果）。高電圧回路では、この電流制限機能を電圧制限機能と組み合わせて、パス・デバイスの負荷ラインを完全に制御することもできます。また、すべての電源レギュレータ・デバイスは過温度を検知する何らかの手段を備えています。これは通常、固定のリファレンス電圧および  $V_{BE}$  ベースのチップ温度監視センサーにより行います。ダイ温度が危険なレベルを超えた場合（約 150 °C 以上）、この機能によりパス・デバイスの駆動を停止し、チップがシャットダウンされます。また、このシャットダウン（および他の手段（機能）による安定化の停止）の警告用にエラー・フラグの出力を備えている場合もあります。

### パス・デバイスと関連トレードオフ

ここまではパス・デバイスについては詳しく見てきませんでした。実際、レギュレータのこの主要部分は、実にさまざまな方法で実装されています。パス・デバイスのどのような方式を選択するかが、レギュレータのほぼすべての主要な性能要件に大きな影響を与えます。中でも最も注目すべきはドロップアウト電圧  $V_{MIN}$  です。

各デバイスは、適用するドロップアウト電圧の他にも非常に多くの点で異なるので、回路図からすべてのデバイスを詳細に比較することは困難です。このため、図 9.4 の表が役立ちます。

この表はさまざまなパスの要素を詳細に比較しているため、どの要素を最も重視するかに基づいて、各種のデバイスを容易に比較することができます。A ~ E の列はそれぞれ図 9.3a ~ 図 9.3e の回路図に対応しています。また、長所／短所の比較項目はその種類のデバイスのハード仕様の制限ではなく、相対的な記述であることに注意してください。




図 9.3: 電圧レギュレータで使用するパス・デバイス

A SINGLE NPN	B DARLINGTON NPN	C SINGLE PNP	D PNP/NPN	E PMOS
$V_{MIN} \sim 1V$	$V_{MIN} \sim 2V$	$V_{MIN} \sim 0.1V$	$V_{MIN} \sim 1.5V$	$V_{MIN} \sim R_{DS(ON)} \times I_L$
$I_L < 1A$	$I_L > 1A$	$I_L < 1A$	$I_L > 1A$	$I_L > 1A$
Follower	Follower	Inverter	Inverter	Inverter
Low $Z_{OUT}$	Low $Z_{OUT}$	High $Z_{OUT}$	High $Z_{OUT}$	High $Z_{OUT}$
Wide BW	Wide BW	Narrow BW	Narrow BW	Narrow BW
$C_L$ Immune	$C_L$ Immune	$C_L$ Sensitive	$C_L$ Sensitive	$C_L$ Sensitive

図 9.4: 電圧レギュレータのパス・デバイスの長所と短所

例えば、A と B の列にある NPN パス・デバイスはどちらもフォロワ回路という特徴があり、 $Z_{OUT}$  が小さいために、帯域幅が広く、静電容量負荷に対して比較的影響を受けにくいという特性を持ちます。

C/D/E の方式はすべて高出力インピーダンスの特性を持つため、安定化のために出力コンデンサを必要とします。出力コンデンサがレギュレータの周波数補償に欠かせないということは応用の際の基本的なポイントであり、明確に理解しておく必要があります。表で「 $C_L$  センシティブ」と示されているこの特徴により、C/D/E のデバイスを使用したレギュレータは、ESR（等価直列抵抗）とともに正確な  $C_L$  値を求めることが一般に重要です。一般にこのタイプのレギュレータには、動作安定性が十分保証されるように、温度変化や経時変化に対して予測可能で安定した ESR 特性を持つ、特定の容量、タイプ出力コンデンサが必要です。最近開発されたアナログ・デバイゼスの LDO IC 回路では、レギュレータの使用時のこの負担を大幅に軽減しているものがあります。詳細は後述します。




図 9.5: LM309 の簡略回路図  
5V/1A 固定 3 端子レギュレータ

古典的なデバイスである LM309 5V/1A 3 端子レギュレータ（文献 1 参照）は、歴代の多くのリニア・レギュレータの中で最も初期のものです。この回路の電流制限機能や過温度検知機能の詳細を省略して大幅に簡略化した回路を図 9.5 に示します。この IC は、元の製品そのままではありませんが、7805、7815 などの派生ファミリー製品として、またさまざまな低電流、中電流対応品のかたちで今日でも製造が続いています。Q18 ~ Q19 のダーリントン・パス接続を使用しているため、低ドロップアウト特性（約 1.5 V 標準最小値）や低静止電流（約 5 mA）の設計ではありません。

しかし、C1 の内部補償およびエミッタ・フォロワ出力のバッファリングにより、不安定性の問題に対しては比較的影響を受け難いといえます。このため、応用が容易です。

リファレンス技術や 3 端子レギュレータ技術におけるその後の開発が、電圧調整可能なレギュレータの開発につながりました。この概念を採用したオリジナルの IC が LM317 (文献 2 参照) であり、簡略化した回路図を図 9.6 に示します。この設計では、LM309 のような  $\Delta V_{BE}$  リファレンス電圧は使用していないことに注意してください。代わりに、Q17 ~ Q19 をプロコウ・バンドギャップ・リファレンス・セル (文献 3) として使用しています。

この調整可能なレギュレータでは、リファレンス・セル・トランジスタ Q17 を Q19 へ、および誤差アンプ・トランジスタ Q16 を Q18 へブートストラップします。誤差アンプの出力は、バッファ Q12 を介して、ダーリントン・パス・トランジスタ Q25 ~ Q26 を駆動します。基本的なリファレンス・セルは 1.25 V の固定電圧を生成し、図に示すように、IC の  $V_{OUT}$  と ADJ ピンの間に現れます。外部の分圧抵抗である R1 および R2 で所望の出力電圧を次のように得ることができます。

$$V_{OUT} = V_{REF} \left( 1 + \frac{R2}{R1} \right) + 50\mu A \times R2 \quad \text{式 9-3}$$




図 9.6: LM317 の簡略回路図  
調整可能な 3 端子レギュレータ

ここからわかるように、出力電圧は R2 と R1 による  $V_{REF}$  のスケーリング分圧、それに  $50\ \mu\text{A}$  のリファレンス・セル電流の関数で表される小さな電圧成分を加算したものになります。一般には、 $5\ \text{mA}$  を超える電流を流すように R1 および R2 の値を選択し、オフセット電流の項は比較的小さくします。このレギュレータの設計では内部補償されており、また多くのアプリケーションでは、安定性を保証するのに必ずしも出力バイパス・コンデンサを必要としません。しかし実際は出力バイパス・コンデンサを使用したいケースが多くあります。その場合は、デカップリングのセクションを参照してください。

LM309 固定電圧レギュレータと同様に、LM317 シリーズではダーリントン・パス・トランジスタを使用しているために、ドロップアウト電圧が比較的大きくなります。また、低消費電力 IC ではありません（静止電流は標準で  $3.5\ \text{mA}$ ）。このレギュレータの利点は電圧の適応範囲が広いことにあります。

### 低ドロップアウト・レギュレータのアーキテクチャ

多くのシステムでは、リニア・レギュレータは入出力差が小さいことが望まれます。これにより低消費電力が可能になります。また、入力電圧の低下（電池放電など）にも対応できます。このようなレギュレータを低ドロップアウト・レギュレータ（LDO）と呼びます。これまで示したように、LDO のすべてのパス・デバイスには反転モードで動作するという基本特性があります。これにより、レギュレータ回路は、パス・デバイスの飽和点まで安定化電圧を低下させることが可能であり（ただし、飽和に達した場合には、回路はもはやレギュレータではなくなります）、したがって低ドロップアウトとなります。しかしこの動作モードには、この種の回路が必然的に安定性の問題の影響を受けやすいという副作用があります。これは、フォロウ構成に比較して、反転パス・デバイスが高出力インピーダンスとなるためです。この高インピーダンスは出力コンデンサのインピーダンスと組み合わせると、システムの第 2 の極をあまりにも近くに移動させるため、不安定性と発振の原因となります。これらの基本的な問題点は、LDO の性能に関してさらに困難な問題を引き起こします。実際、これらは LDO の設計とアプリケーションの両方に大きく影響し、最終的にはパフォーマンスにおいて差が出ます。

従来の LDO のアーキテクチャを図 9.7 に示します。図では PNP デバイスが描かれていますが、パス・デバイスは一般には PMOS デバイスの場合もあります。このアーキテクチャには DC および AC の設計、さらにはアプリケーションに関して解決すべき課題があります。その課題について解説します。

DC に関しておそらく最も重要な課題は使用するパス・デバイスの種類であり、この選択がドロップアウト電圧と接地電流に影響を与えます。Q1 にラテラル PNP デバイスを使用する場合は、 $\beta$  は低くなり、わずか 10 程度のオーダーになります。Q1 は Q2 のコレクタで駆動しますが、ラテラル PNP は比較的大きなベース電流を要求するため、Q2 に比較的大きなエミッタ電流が流れて  $I_{ground}$  が大きくなります。 $5\ \text{V}/150\ \text{mA}$  出力で動作する標準的なラテラル PNP ベースのレギュレータでは、 $I_{ground}$  は一般には  $18\ \text{mA}$  程度ですが、 $40\ \text{mA}$  まで大きくなる場合があります。PNP を用いた LDO の  $I_{ground}$  が大きくなる問題を解決しようとする、レギュレータがドロップアウト領域へ安定化させようとするに従い、 $I_{ground}$  に「スパイク」も生じます。このような条件下では、出力電圧が許容範囲外になり、レギュレータ・ループでパス・デバイスへの高いドライブが必要とされ、ループのレギュレーションを維持することができません。このため、 $I_{ground}$  に上向きに大きなスパイクが生じることになりませんが、一般にはレギュレータ内部の飽和制御回路によって制限されます。




図 9.7: 従来の LDO アーキテクチャ

PMOS のパス・デバイスは電圧制御なので、PNP の場合のような  $I_{ground}$  の電流スパイクはありません。しかし、PMOS デバイスには  $I_{ground}$  スパイクがない代わりに、独自の問題があります。問題の 1 つは、一般に高品質、低  $R_{ON}$ 、低閾値の PMOS デバイスは、一般に多くの使用できない IC プロセスが多いという点です。このため、PMOS パス・デバイスをレギュレータの外部に置いて、図の Q2 のコレクタから駆動することが技術的な最良の選択となります。外部のパス・デバイスによって LDO アーキテクチャを完成することになるため、「LDO コントローラ」という概念が生まれました。理論的には NMOS デバイスのほうが低  $R_{ON}$  ですが、オンにするために昇圧電圧を必要します。したがって、単純な LDO には実用的とはいえません。PMOS パス・デバイスは、数アンペアまでの電流レベルで、低  $R_{ON}$  および低閾値の製品を広く入手可能です。低  $R_{ON}$  の PMOS パス・デバイスを選択するだけで、レギュレータのドロップアウトを最小にできる可能性があります。

ラテラル PNP パス・デバイスのドロップアウト電圧は、150 mA 時、標準で約 300 mV、最大 600 mV です。この性能レベルは、200 mA 電流で標準  $\beta$  が約 150 mV のパーティカル PNP を使用すれば大幅に改善されます。これは、200 mA の出力電流で 1.3 mA の  $I_{ground}$  に相当します。パーティカル PNP は、ドロップアウト電圧についてもラテラル PNP レギュレータより優れ、200 mA 時、標準で 180 mV、最大で 400 mV です。

図 9.7 の LDO アーキテクチャでは、解決すべき AC 性能上の大きな問題もあります。この構成は、PNP パス・デバイスを共通エミッタ（PMOS デバイスでは共通ソース）で動作させるために、もともと高出カインピーダンスです。これにより、いずれの場合も、レギュレータは負荷に対して高インピーダンス源となります。

レギュレータ内部の補償コンデンサ  $C_{COMP}$  は誤差アンプの  $g_m$  との組み合わせで、固定周波数の極を形成します。また、負荷容量  $C_L$  は  $R_L$  との組み合わせで、出力極を形成します。これはシステムに2つある極のうちの第2の極となるので（ときには可変）、LDO アプリケーション上の主要な問題の原因となります。 $C_L$  の極は、レギュレータの全体的な周波数応答に対して、有益および有害の両面で大きな影響を与えます。周波数軸における2つの極の相対位置、およびコンデンサ  $C_L$  の ESR の相対的な値に応じ、 $C_L$  と ESR の特定の組み合わせでシステムの安定が損なわれる可能性は非常に大きいといえます。この  $C_L$  は現実のコンデンサであり、実際には純粋な静電容量に加え、直列の寄生抵抗 ESR で構成されていることに注意してください。

こうしたシステムの2つの極が周波数領域で広く分離している場合は、安定性は重大な問題ではありません。LM309 のような古典的なレギュレータのエミッタ・フォロウ出力は、極が周波数で広く分離している例です。この場合、NPN フォロウの非常に低い  $Z_{OUT}$  が負荷静電容量による出力極を、周波数領域で広く離すため、あまり害はありません。さらに、内部補償静電容量（図 9.5 の  $C_1$ ）は**支配極**の一部を形成するため、第2（出力）の極が形成される高い周波数でループ利得が1未満に減少します。したがって、この種のレギュレータでは、負荷容量によって必ずしも安定性が損なわれるわけではありません。

しかし、その性質上、LDO はエミッタ・フォロウ出力を持つ余裕がなくなり、代わりに飽和の可能性があるパス・デバイスで動作させる必要があります。したがって、2つ以上の極（1つ以上の内部の極および外部静電容量によって生成される他の極）が存在する場合は、利得が1に低下する前に、累積された位相シフトが  $180^\circ$  を超え発振を引き起こす可能性があります。特定の出力負荷条件で不安定性が生じる可能性は、ほとんどの LDO トポロジーにとって避けがたい現実です。

しかし、特定の状況では、不安定性を生じさせる出力コンデンサそのものが当の不安定性を解消させることもありえます。この一見逆説的な状況は、現実のコンデンサはすべて、実際には静電容量  $C_L$  と寄生抵抗 ESR の直列の組み合わせであることを認識することによって理解できます。負荷抵抗  $R_L$  と  $C_L$  は極を形成しますが、 $C_L$  とその ESR はゼロを形成します。ゼロの効果は、特定の条件における  $C_L$  の不安定化効果を軽減することです。例えば、問題の極とゼロが周波数上でレギュレータ内部の極に対して適正に配置されている場合は、有害な影響のいくつかは実質的にキャンセルできます。この方法による安定化の基本的な課題は、コンデンサの ESR が寄生的なものであるため、十分に制御されないことのみです。したがって、出力の極/ゼロによる補償方式を用いる LDO は、図 9.8 に示すように、コンデンサの ESR を**特定ゾーン**に制限する必要があります。

このような ESR ゾーンを示した図は、すべての動作条件に対して ESR を安定領域（すなわち中央ゾーン）に収めるよう出力コンデンサを選択する際の指針となります。この一般図は、特定のデバイスを表しているのではなく、単に一般的なパターンを示していることに注意してください。これにより ESR の（特に温度に対して）最小と最大を保証するコンデンサを見つけます。これは実質的に、汎用のアルミ電解コンデンサは低温で ESR が劣化（増大）するので使用ができないことを示します。

OS-CON や積層セラミック・コンデンサのような ESR が非常に低い種類は、LDO に用いるには ESR が低すぎます。これらは理論的には外付抵抗により安定ゾーンに持ち込むこともできますが、実際的な方法とは言えません。このため、LDO の出力に使用するには、タンタル型が最善の選択となります。また、安定性を最大化するために大容量が使用されることが多いため、図 9.8 のような LDO ソリューションでは事実上、より高価で物理的に大きなタンタル・コンデンサを使用しなければならないこととなります。しかし、小型化が主要な設計基準である場合は、この選択は望ましいとはいえません。




図 9.8: LDO アプリケーションで考慮しなければならない  
負荷コンデンサの ESR ゾーン

anyCAP 低ドロップアウト・レギュレータ・ファミリー

図 9.7 の基本的な LDO アーキテクチャに新たな修正を加え、DC および AC の性能が大幅に改善しました。この概要を図 9.9 のアナログ・デバイセズの ADP330X シリーズ LDO レギュレータ・ファミリーの概略図に示します。このシリーズのレギュレータは anyCAP<sup>®</sup> ファミリーとしても知られており、サイズと ESR の両面で出力コンデンサの影響を比較的受けにくいことから、このような名前が付けられています。サーマル・コストライン（後述）などの電力効率の高いパッケージで提供され、スタンドアローン型 LDO および LDO コントローラの両方の形態で、広範囲の出力電圧のものが選択できます。




図 9.9: ADP330X anyCAP トポロジー  
従来の LDO を超える DC 性能と AC 性能

DC 性能に関連する設計の特長

ADP330X シリーズの従来の LDO との重要な違いの 1 つは、高利得のバーティカル PNP パス・デバイスの採用であり、図 9.7 で説明した利点のすべてを備えています（参考文献 6）。このシリーズでは、200 mA 以下の電流において、標準のドロップアウト電圧を 1 mV/mA のオーダーにできます。

この LDO トポロジーには一見して  $V_{REF}$  とわかるブロックが存在しない点で、図 9.7 に示した一般的な形態とは明らかに異なることに注意が必要です。その理由は、ADP330X シリーズでは「マージド」アンプ・リファレンス・デザインと呼ぶ設計が採用されているためです。図 9.9 に示す積分アンプとリファレンス方式の動作を以下に説明します。

この回路では、 $V_{REF}$  は、ゼロ・インピーダンス分圧器の  $R1$  と  $R2$  の比で出力されるリファレンス電圧と定義されます。図では、これは  $R1$  および  $R2$  から供給を受け、 $V_{REF}$  を出力する、ゲインが 1 のバッファ・アンプ（点線によるシンボル図）として示されています。このリファレンス電圧は  $R1$  と  $R2$ （点線）の直列接続に与えられ、さらに実際の部品である  $D1$ 、 $R3$ 、 $R4$  などに与えられます。

gm ステージとして図示されている誤差アンプは、実際には、異なる電流密度のペアで動作する 2 個のトランジスタを持った PNP 入力差動ステージであり、予測可能な PTAT オフセット電圧を生成します。ここでは、別ブロック  $V_{OS}$  で示していますが、この動作条件ではこのオフセット電圧はバイポーラ・ペアに固有のもので、PTAT  $V_{OS}$  は  $R4$  に流れる電流  $I_{PTAT}$  を生成しますが、これは次のように単純に表せます。

$$I_{PTAT} = \frac{V_{OS}}{R4} \quad \text{式 9-4}$$

この電流は、直列接続された  $R4$ 、 $R3$ 、および分圧器のテブナン抵抗  $R1 \parallel R2$  にも流れることに注意してください。したがって、次のようになります。

$$V_{PTAT} = I_{PTAT} (R3 + R4 + R1 \parallel R2) \quad \text{式 9-5}$$

$V_{REF}$  で定義される合計電圧は、次のように 2 つの電圧の和になります。

$$I_{PTAT} = \frac{V_{OS}}{R4} \quad \text{式 9-6}$$

ここで、 $I_{PTAT}$  と  $R3$ 、 $R4$ 、 $R1 \parallel R2$  の各抵抗で決まる電圧により正味 PTAT 電圧である  $V_{PTAT}$  が生成され、ダイオード電圧  $V_{D1}$  が CTAT 電圧となります。標準的なバンドギャップ・リファレンスの場合と同様に、PTAT と CTAT の要素が加算されて 1.25 V の温度安定なリファレンス電圧になります。ただしこの場合、リファレンス電圧は直接アクセスすることができず、上述の仮想的な形で存在します。これは  $R1/R2$  の数値比で分圧するゼロ・インピーダンス分圧器の出力であるかのように動作し、さらにこれは  $D1$  と直列の  $R1 \parallel R2$  のテブナン抵抗を介して  $R3$ - $D1$  の直列接続に与えられます。

平衡状態でのクローズドループ・レギュレータでは、仮想リファレンス・ノードにおける電圧は次のようになります。

$$V_{REF} = V_{OUT} \left( \frac{R2}{R1 + R2} \right) \quad \text{式 9-7}$$

式を少し変更すると、次のように、レギュレータの出力電圧を記述する標準的な形で表すことができます。

$$V_{OUT} = V_{REF} \left( 1 + \frac{R1}{R2} \right) \quad \text{式 9-8}$$

ADP330X シリーズの各種デバイスでは、2.7 V、3.0 V、3.2 V、3.3 V、5.0 V の標準出力電圧を生成するように R1-R2 の分圧器が調整されます。

この説明からわかるように、従来のリファレンス構成とは異なり、従来のレギュレータ・トポロジィでみられるような電力を消費するリファレンス電流（図 9.2 の  $I_{REF}$ ）はありません。図 9.9 のレギュレータは実際には、誤差アンプ全体があたかも従来の R1-R2 分圧器の出力に相当する  $V_{REF}$  ボルトのオフセット電圧のみを持つかのように振る舞います。

### AC 性能に関連する設計の特長

ADP330X シリーズにおける上述の DC 性能の改善も有効ですが、最も劇的に改善されるのは AC 性能に関する部分です。実際、anyCAP シリーズという名前は、こうした改善を元に付けられています

容量性負荷や潜在的な不安定性は、LDO を容易には応用できなくする大きな妨げとなっています。低ドロップアウトを目標とすると、エミッタ・フォロワ型出力を使用できなくなり、容量性負荷に対して緩衝効果が期待できなくなりますが、負荷からの影響を軽減する代替技術が存在します。アンプの応答極の変動からの影響を低減する1つの方法は、極分割（pole splitting）と呼ばれます（文献 8 参照）。これは、2つの応答極のうち、低周波極の一方が優勢になるようにシフトさせるアンプの補償手段を指します。この方法により、第 2 の極（この場合は  $C_L$  関連の出力極）が AC 応答の主要因となることは少なくなります。このため、出力極変動からのアンプへの影響を大幅に軽減できるという望ましい効果が得られます。

### anyCAP 極分割トポロジィ

anyCAP シリーズのトポロジィに戻ると（図 9.9）、この場合  $C_{COMP}$  は広帯域非反転ドライバによって、パス・デバイスのベース（したがって入力リップル変動）から分離されていることが分かります。しかし、周波数補償に関する限り、このバッファによる分離のため、 $C_{COMP}$  は修正極分割コンデンサ（文献 9 参照）として機能し、バッファリングされ、 $C_L$  から独立した 1 極応答という利点を持ちます。レギュレータの周波数応答は内部補償が優勢になるため、負荷容量  $C_L$  の値や ESR からの影響は比較的受け難くなります。したがって、実質的にどんな種類の出力コンデンサも許容するという意味で、anyCAP という名前は、このシリーズにふさわしいといえます。 $C_L$  は 0.47  $\mu\text{F}$  まで小さくすることが可能で、また、積層セラミック・コンデンサ（MLCC）を使用することができます。このため、レギュレータ全体の機能を非常に小型化することができます。例えば、SOT-23 パッケージを採用した anyCAP LDO として、ADP3300 デバイスなどがあります。




図 9.10: 基本的な ADP3000 50 mA LDO レギュレータ

ADP3300 などの anyCAP シリーズのデバイスは、広範囲の負荷、入力電圧、温度の各条件下でレギュレーションを維持します。ただし、レギュレータが過負荷になったり、ドロップアウト領域に入ったりする場合（例えば、入力電圧の低下時）は、オープン・コレクタ  $\overline{\text{ERR}}$  ピンがアクティブ（ローあるいは導通状態）になります。 $\overline{\text{ERR}}$  ピンがローにセットされると、動作範囲のマージンがいくらか回復するまで、内部ヒステリシスによって出力をローに保持します。図 9.10 の回路において、R1 は  $\overline{\text{ERR}}$  出力  $E_{\text{OUT}}$  のプルアップ抵抗です。この抵抗は、駆動される負荷がプルアップ電流を供給する場合は省略できます。

$\overline{\text{ERR}}$  の機能はまた、165 °C で起動されるレギュレータの過熱保護回路によって、アクティブにすることもできます。これら内部の電流制限および熱制限は、偶発的な過負荷状態からデバイスを保護することを目的としています。通常の動作では接合部温度が 125 °C を超えないように、デバイスの電力放熱を外部のヒートシンクやエア・フローなどによって、抑える必要があります。

ピン 2 と 4 の間に接続されているコンデンサ C3 は、オプションのノイズ・リダクション（NR）機能に使用できます。この機能は、レギュレータ内部のスケーリング分圧器の一部を交流バイパスすることによって実現され、出力ノイズを約 10 dB 低減する効果があります。このオプションを使用する場合は、10 nF ~ 100 nF の低リーク・コンデンサのみを使用する必要があります。また、低ノイズおよび全体性能の最大化のために、入力コンデンサと出力コンデンサはそれぞれ 1 µF と 4.7 µF の値に変更する必要があります。ノイズ・リダクション・ピンは内部で高インピーダンス・ノードに接続されているため、このピンへの接続はノイズを避けるよう注意深く行う必要があります。このピンに接続するプリント回路の配線パターンはできるだけ短く、パッドはできるだけ小さくする必要があります。

LDO レギュレータの熱に関する検討事項

レギュレータの消費電力は次のように計算します。

$$P_D = (V_{IN} - V_{OUT})(I_L) + (V_{IN})(I_{ground}), \quad \text{式 9-9}$$

ここで、 $I_L$  と  $I_{ground}$  はそれぞれ負荷電流とグランド電流、 $V_{IN}$  と  $V_{OUT}$  はそれぞれ入力電圧と出力電圧です。 $I_L = 50 \text{ mA}$ 、 $I_{ground} = 0.5 \text{ mA}$ 、 $V_{IN} = 8 \text{ V}$ 、 $V_{OUT} = 5 \text{ V}$  とすると、デバイスの消費電力は次のようになります。

$$P_D = (8 - 5)(0.05) + (8)(0.0005) = 0.150 + .004 = 0.154 \text{ W} \quad \text{式 9-10}$$

レギュレータの温度上昇  $\Delta T$  は次のように計算します。

$$\Delta T = T_J - T_A = P_D \times \theta_{JA} = 0.154 \text{ W} \times 165 \text{ }^\circ\text{C/W} = 25.4 \text{ }^\circ\text{C} \quad \text{式 9-11}$$

最大接合部温度が  $125 \text{ }^\circ\text{C}$  の場合は、安全な最大周囲動作温度は  $125 \text{ }^\circ\text{C} - 25.4 \text{ }^\circ\text{C}$ 、あるいは単に  $100 \text{ }^\circ\text{C}$  未満と計算されます。この温度はデバイスの定格温度範囲である  $85 \text{ }^\circ\text{C}$  を超えているので、デバイスは  $85 \text{ }^\circ\text{C}$  (またはそれ以下) の最大周囲温度で、控えめに動作させることとなります。

この一般的な計算手順はシリーズの他のデバイスにも使用可能で、該当するパッケージの適切な  $\theta_{JA}$  に置き換え、残りの動作条件を適用します。

また、レイアウトや PCB 設計は電力管理 IC の電力消費能力に重大な影響を与えることがあります。これらのデバイスに使用する表面実装型パッケージでは、パッケージからの熱放散を熱伝導性の配線パターンやパッドに大きく依存しているためです。そのため、デバイスの電力消費による熱を除去するために、適切な PC レイアウト手法を使用する必要があります。以下に示す一般的なガイドラインは、SOT-23 および SO-8 のパッケージで熱抵抗を最小にする基板レイアウトを設計する際に参考になります。

1. PC 基板トレースの面積を大きくすると、より多くの熱を除去できます。最適な結果を得るためには、幅広の重い (2 オンス (56.7 g)) 銅トレースの大面积基板パターンを使用し、PCB の最上層に配置します。
2. 複数の  $V_{IN}$  ピンおよび  $V_{OUT}$  ピンを並列に接続し、対応する  $V_{IN}$  と  $V_{OUT}$  の大面积の PCB ランドに電氣的に接続します。
3. 放熱を最大にする必要がある場合は、複数のビアで接続した両面配線を使用します。

4. 可能ならば、熱を対流（あるいは可能な場合は強制空気流）によって除去できるように、流動空気に露出させた熱伝導性表面積を増加させます。
5. ソルダーマスクやシルクスクリーンは実装した IC パッケージの正味熱抵抗を増加させるため、放熱トレースには使用しないでください。

実物の例を示します。言葉だけの説明より視覚的によく理解できるでしょう。図 9.11 に、1.5" 正方形の ADP3300 評価版 PCB の写真を示します。ボード上の四角で囲んだ領域は、実際の有効な回路領域を表しています。




図 9.11: サイズによって違いが生じる  
ADP3300 評価ボード

最近のパッケージ技術の進展により、パワー・マネージメント IC の熱性能は大幅に改善されています。anyCAP LDO レギュレータ・ファミリーはこれを最も効果的に活用し、熱的に改善されたリードフレームをすべての 8 ピン・デバイスの基本として使用しています。このパッケージは「サーマル・コーストライン」設計と呼ばれ、図 9.12 に示しています。熱伝達の改善の基本は、距離および幅という、リードフレーム設計における 2 つの重要なパラメータに関連しています。長所は、サーマル・コーストラインに基づいてリードフレームの熱抵抗が低減されることで、標準の SO-8 パッケージにおける 160°C/W に対し、わずかに 90°C/W です。サーマル・コーストラインの放熱の増加により、SO-8 レギュレータの anyCAP シリーズは 25°C で 1 ワット以上を放熱できます。




図 9.12: SO-8 の anyCAP シリーズ・レギュレータ  
サーマル・コーストラインを使用

新しいリードフレームによって熱伝達が増加する様子は図 9.13 によってさらによく理解できます。この図において、左側の標準的なリードフレームに対して、右側に示すサーマル・コーストラインでは、パドルとリードの間隔が減少する一方、リード端部の幅が増加していることがわかります。




図 9.13: サーマル・コーストライン・パッケージの詳細

レギュレータ・コントローラの違い

レギュレータ・コントローラとスタンドアロン・レギュレータとの基本的な違いは、レギュレータ・チップからパス・デバイスが除外されるかどうかです。この設計手法には長所と短所とがあります。長所は、外部 PMOS パス・デバイスを、アプリケーションにとって最も有用な、適合サイズ、パッケージ、定格電流、電力処理に応じて選択できることです。この方法では、同じ基本コントローラ IC でも、単に FET の選択を変えるだけで数百 mA から 10 A を超える電流にまで使用できます。また、レギュレータ・コントローラ IC の  $I_{ground}$  は 800  $\mu A$  のため、非常に消費電力が少ないので温度ドリフトが強化されます。短所は、レギュレータ機能を構成するのに 2 個の独立した) デバイスが必要になるという点です。また、電流制限機能 (スタンドアロン LDO レギュレータ IC には内蔵可能) は、レギュレータ・コントローラ IC と外付けの検出抵抗とに分割しなければなりません。この手法ではまた、LDO レギュレータ・コントローラのドロップアウト電圧を 50 mV 程度上昇させます。




図 9.14: anyCAP シリーズ LDO レギュレータ・コントローラの機能ブロック図

ADP3310 レギュレータ・コントローラの機能図を図 9.14 に示します。この回路の基本的な誤差アンプ、リファレンスおよびスケール分圧器は、スタンドアロンの anyCAP レギュレータと同様であるため、詳細はここでは説明しません。レギュレータ・コントローラは、スタンドアロンと同様のコンデンサ負荷への耐性があるほか、EN (イネーブル) ピンによって制御されるシャットダウン機能も備えています。

レギュレータ・コントローラ IC におけるアーキテクチャの主な違いはアンプのバッファ出力であり、これは GATE ピンに現れ、外付けの PMOS FET を駆動します。また、電流制限センス・アンプは 50 mV の閾値電圧を持ち、 $V_{IN}$  と IS のピン間電圧を比較するように設計されています。

この電圧が 50 mV を超えた場合、電流制限センス・アンプがループの制御を引き受け、誤差アンプをシャットダウンして出力電流を予め設定されたレベルへ制限します。

### 基本的な 5V/1A LDO レギュレータ・コントローラ

LDO レギュレータ・コントローラの使用は容易です。その理由は、LDO レギュレータを構成するには、1 個の PMOS FET、1 本の抵抗、2 個の比較的小容量のコンデンサ（入出力に 1 個ずつ）があればよいからです。一般的な構成を図 9.15 に示します。これは、ADP3310-5 コントローラ IC を使用した、6 V の  $V_{IN}$  で動作する 5V/1A レギュレータとして最適な LDO です。




図 9.15: 基本的な ADP3310 PMOS FET 1A LDO  
レギュレータ・コントローラ

このレギュレータは（他の anyCAP デバイスと同様に）、 $C_L$  に実質的に品質の良い出力であればどのような出力コンデンサを使用しても安定して動作します。必要とされる実際の  $C_L$  値とそれに関連する ESR は、 $g_m$  および外部 PMOS デバイスの静電容量に依存します。一般に、10 A までの負荷電流で安定性を確保するには、出力に 10  $\mu$ F のコンデンサを使用するだけで十分です。大きな出力サージ電流が存在する場合は、より大容量のコンデンサも使用できます。このような場合は、出力のリプルを最小にする、OS-CON 電解コンデンサなどの低 ESR 型コンデンサが望ましいです。それほど厳しい条件でなければ、標準のタンタル型かアルミ電解型で十分です。アルミ電解型を使用する場合は、全温度範囲で十分な性能が得られることを確認する必要があります。入力コンデンサ  $C_{IN}$  は、レギュレータが DC フィルタ・コンデンサ本体から数インチ以上離れている場合にのみ必要です。ただし、これは物理的に小さい部品ですので、慎重を期してほとんどの場合で使用するほうが望ましいです。これはレギュレータの  $V_{IN}$  ピンの近くに配置する必要があります。また、電流検出抵抗  $R_S$  にも注目してください。これは次のセクションで説明します。

### パス・デバイスの選択

パス・トランジスタの種類と大きさは、閾値電圧、入出力の電圧差、負荷電流、電力消費、熱抵抗の一連の要件によって決定します。実際に選択する PMOS パス・デバイスは、これらの電氣的要件に加え、物理的および熱的なパラメータのすべてを満たさなければなりません。SO-8 から TO-220 までのサイズのパッケージで、適切なデバイスを多くのメーカーが提供しています。

温度範囲や製造許容範囲の最悪条件でも、コントローラの最大ドライブ能力で、十分に FET を駆動するためには、コントローラからパス・デバイスへの最大駆動能力 ( $V_{GS(DRIVE)}$ ) を把握しなければなりません。この電圧は次のように計算されます。

$$V_{GS(DRIVE)} = V_{IN} - V_{BE} - (I_{L(MAX)})(R_S), \quad \text{式 9-12}$$

ここで、 $V_{IN}$  は最小入力電圧、 $I_{L(MAX)}$  は最大負荷電流、 $R_S$  は検出抵抗、 $V_{BE}$  は ADP3310 内部の電圧（高温で約 0.5 V、低温で 0.9 V、室温で 0.7 V）です。 $I_{L(MAX)} \times R_S$  はわずか 75 mV、 $V_{BE}$  は低温時に  $\cong 0.9$  V なので、この式は次のようにさらに簡略化できることに注目してください。

$$V_{GS(DRIVE)} \cong V_{IN} - 1V \quad \text{式 9-13}$$

図 9.15 の例では、 $V_{IN} = 6$  V および  $V_{OUT} = 5$  V なので、 $V_{GS(DRIVE)}$  は  $6 - 1 = 5$  V になります。

FET 駆動電圧に適用される上記の 2 つの式の値は、（FET 保護の目的で ADP3310 に組み込まれている）標準的なゲート・ソース間のクランプ電圧である 8 V よりも小さいことに注意する必要があります。

この設計の最終目標として、次に、ドロップアウト電圧が  $V_{IN} - V_{OUT}$ （この場合は 1 V）より低くなるように、 $R_{DS(ON)}$  が十分低い FET を選択します。図 9.15 で使用している NDP6020P の場合（参考文献 10 を参照）、このデバイスは 2.7V の  $V_{GS}$  で  $R_{DS(ON)}$  が 70 m $\Omega$ （最大）であり、ADP3310 における 5 V の  $V_{GS(DRIVE)}$  よりもかなり低い電圧駆動です。このレギュレータ構成でのドロップアウト電圧  $V_{MIN}$  は、2 つの直列の電圧降下、すなわち FET の電圧降下と  $R_S$  両端の電圧降下を合計したものになります。

$$V_{MIN} = I_{L(MAX)} (R_{DS(ON)} + R_S) \quad \text{式 9-14}$$

この設計では 2 つの抵抗はほぼ同等なので、正味の  $V_{MIN}$  は  $1 \text{ A} \times (50 \text{ m}\Omega + 70 \text{ m}\Omega) = 120 \text{ mV}$  になります。

## 熱設計

使用する FET パッケージとヒートシンクの種類（選択可能であれば）を決定するためには、FET 接合温度と予想最大周囲温度との間の最大許容熱抵抗を考慮しなければなりません。

2 オンスの銅材 PCB、および 1 平方インチの銅材 PCB ランド領域をヒートシンクに使用すれば、SO-8 デバイスで 60 °C/W 以下のオーダーの正味熱抵抗  $\theta_{JA}$  を達成することが可能です。このようなデータは、SO-8 パワー FET のものが入手可能です（文献 11 参照）。SO-8 よりも熱抵抗が小さい大型パッケージは様々なものがあり、表面実装型も使用できます。例えば、DPAK や D<sup>2</sup>PAK などがあります。

50 °C/W 以下の熱抵抗に相当する消費電力のより大きなアプリケーションでは、 $\theta_{JA}$  の要件を満たすためには外部ヒートシンクが必要です。適合パッケージの例としては TO-220 ファミリーがあり、図 9.15 の例に示した NDP6020P で使用しています。

## LDO コントローラのセンシング抵抗

ADP3310 コントローラの電流制限は、コントローラの  $V_{IN}$  と IS（ソース）のピン間に接続する、外部電流検出抵抗  $R_S$  を適宜に選択することによって行います。これらのピン間には 50 mV の電流制限スレッシュホールド電圧が内部で発生しており、電流制限用の比較閾値を定めます。この 50 mV が電流制限を開始する閾値を決定します。連続電流制限時にはフォールドバック・モードに入り、ゲート駆動電圧を低減することによって消費電力を制御します。これにより、最終的な電流制限レベルが最大時の 2/3 になるという効果が得られます。フォールドバック制限機能により、パス・トランジスタでの電力消費が大幅に低減します。

最大出力電流  $I_L$  における検出抵抗を選択するには、 $R_S$  を次のように計算します。

$$R_S = \frac{0.05}{K_F \cdot I_L} \quad \text{式 9-15}$$

この式の分子には、公称 50 mV の電流制限スレッシュホールド電圧を置きます。分母には、倍率  $K_F$  として 1.0 または 1.5、それに最大負荷電流  $I_L$  を乗じたものを置きます。例えば、1 A の  $I_L$  に 1.0 の倍率を使用した場合は、 $R_S$  の計算は簡単で、50 mΩ と算出されます。

ただし、スレッシュホールド電圧の不確かさを考慮し、より余裕のある出力電流マージンを与えるには、代わりに  $K_F = 1.5$  の倍率を使用します。この場合は、上の計算例と同じ  $I_L = 1$  A の負荷条件では、 $R_S$  が 33 mΩ という値になります。

実質的には、倍率 1.5 を使用しても出力電流フォールドバック低減方式を考慮すると、制限のかかったモードでもより大電流を許容します。

図 9.15 のような大電流用途の最も単純で安価な検出抵抗は、厚さと幅を調整した銅 PCB トレースになります。抵抗設計の際には、銅の温度依存性およびトレースの相対的な大きさの双方を考慮しなければなりません。銅の抵抗率の温度係数は +0.39 %/°C の正の温度係数です。この自然銅の温度計数 TC を、コントローラにおける PTAT ベースの電流制限スレッシュホールド電圧と連携させることにより、温度に対する単純かつ効果的な電流制限特性が得られます。

図 9.16 の表は、PCB 銅の厚さ（または重量）を変えて PCB 銅トレースを設計する際の抵抗データを示しています。単位は、1 平方フィート面積あたりの銅のオンス数です。このデータを使用する際は、中央の列は抵抗率を示し、これは導体抵抗（単位は mΩ/インチ）をトレース幅 W で除算したものであることに注意してください。例えば、下表の 1 行目 1/2 オンス（約 14 g）の銅の場合、0.983 mΩ/インチです。したがって、0.1 インチの基準トレース幅の場合、抵抗は 9.83 mΩ/インチになります。これらはすべて線形関係にあるので、トレース幅や銅の重量の違いがあってもすべて見積もることができます。例として、図 9.15 の回路で、1/2 オンスの銅を使用して 50 ミリオームの  $R_S$  を設計するには、長さが 2.54 インチで幅が 0.05 インチの PCB トレースを使用します。

Copper Thickness	Resistance Coefficient, Milliohms / inch/ W (trace width W in inches)	Reference 0.1 Inch wide trace, Milliohms / inch
1/2 oz / ft <sup>2</sup>	0.983 / W	9.83
1 oz / ft <sup>2</sup>	0.491 / W	4.91
2 oz / ft <sup>2</sup>	0.246 / W	2.46
3 oz / ft <sup>2</sup>	0.163 / W	1.63

図 9.16: プリント回路の銅抵抗

電流制限の検出電圧誤差を最小にするには、図 9.15 に示すように、 $R_S$  への 2 本の接続を 4 端子方式にする必要があります。実際には、大電流の場合を除いて、4 端子方式の抵抗を使用することがどうしても必要というわけではありません。しかし最低でも、パス・デバイスのソース回路に流れる大電流が ADP3310 のセンス・ピンのトレースに流れないようにする必要があります。このような誤差を最小にするには、ADP3310 への  $V_{IN}$  接続トレースを  $R_S$  本体（または抵抗の入力センス端子）の近くで接続し、さらに IS の接続トレースも抵抗体（または抵抗の出力センス端子）の近くで接続する必要があります。4 端子型の配線は、1 A 以上の出力電流では重要性を増してきています。

別の方法としては、抵抗器メーカーから入手可能な表面実装型の検出デバイスなどを適切に選択して、検出抵抗として使用することもできます（文献 13 参照）。検出抵抗  $R_S$  はすべてのアプリケーションで必要というわけではありません。レギュレータを使用する回路が電流制限機能を提供する場合は不要です。電流制限機能が不要な回路では、ADP3310 の IS ピンを  $V_{IN}$  ピンに接続する必要があります。

#### PCB レイアウトの検討事項

電圧レギュレーションを最善にするには、負荷をコントローラ・デバイスの  $V_{OUT}$  ピンと GND ピンのできるだけ近くに配置します。最良のレギュレーションが必要な場合は、ADP3310 からの  $V_{OUT}$  トレースとパス・デバイスのドレイン配線を別々のトレースにして正の負荷端子に接続する必要があります。この方法（ケルビン検出）により、パス・デバイスのドレインでの大きな負荷電流がフィードバック検出経路から除外されるため、出力精度が向上します。同様に、安定化されていない入力コモンは、ADP3310 の GND ピンとは別のトレースを介して負荷のコモン側に接続する必要があります。

参考文献:

1. Bob Widlar, "New Developments in IC Voltage Regulators," **IEEE Journal of Solid State Circuits**, Vol. SC-6, February, 1971.
2. Robert C. Dobkin, "3-Terminal Regulator is Adjustable," **National Semiconductor AN-181**, March, 1977.
3. Paul Brokaw, "A Simple Three-Terminal IC Band Gap Voltage Reference," **IEEE Journal of Solid State Circuits**, Vol. SC-9, December, 1974.
4. Frank Goodenough, "Linear Regulator Cuts Dropout Voltage," **Electronic Design**, April 16, 1987.
5. Chester Simpson, "LDO Regulators Require Proper Compensation," **Electronic Design**, November 4, 1996.
6. Frank Goodenough, "Vertical-PNP-Based Monolithic LDO Regulator Sports Advanced Features," **Electronic Design**, May 13, 1996.
7. Frank Goodenough, "Low Dropout Regulators Get Application Specific," **Electronic Design**, May 13, 1996.
8. Jim Solomon "The Monolithic Op Amp: A Tutorial Study." **IEEE Journal of Solid State Circuits**, Vol. SC-9, No.6, December 1974.
9. Richard J. Reay, Gregory T.A. Kovacs, "An Unconditionally Stable Two-Stage CMOS Amplifier," **IEEE Journal of Solid State Circuits**, Vol. SC-30, No.5, May 1995.
10. "NDP6020P/NDB6020P P-Channel Logic Level Enhancement Mode Field Effect Transistor," Fairchild Semiconductor data sheet, September 1997, <http://www.fairchildsemi.com>.
11. Alan Li, et all, "Maximum Power Enhancement Techniques for SO-8 Power MOSFETs," Fairchild Semiconductor application note AN1029, April 1996, <http://www.fairchildsemi.com>.
12. Rob Blattner, Wharton McDaniel, "Thermal Management in On-Board DC-to-DC Power Conversion," Temic application note, <http://www.temic.com>.
13. "S" series surface mount current sensing resistors, KRL/Bantry Components, 160 Bouchard Street, Manchester, NH, 03103-3399, (603) 668-3210

## 9.2: スイッチ・モード・レギュレータ

### はじめに

低電力かつ軽量で携帯できる機器を求めるトレンドは、電力を効率的に変換する技術への原動力となってきました。この目標を達成する汎用的な方法として、スイッチ・モード電力コンバータ（単に「スイッチャ」とも呼ばれる）があります。近年のスイッチング・レギュレータ IC は小型でさまざまな回路に適用でき、ステップアップ（昇圧）動作またはステップダウン（降圧）動作が可能です。両方の動作が可能なトポロジーもあります。

最も基本的なスイッチャ・トポロジーでは、スイッチとして不可欠なトランジスタ 1 個、ダイオード 1 個、インダクタ 1 個、出力端子間にコンデンサ 1 個、および動作上必須ではなく実用的な理由で入力端子間にもう 1 個のコンデンサ、のみを必要とします。ただし、実用的なコンバータでは数個の追加要素で構成される制御部を必要とします。それらの要素には、電圧リファレンス、誤差アンプ、コンパレータ、発振器、スイッチ・ドライバなどがあり、また、電流制限やシャットダウンのようなオプション機能を含むこともあります。

電力のレベルに応じて、最近のスイッチング・レギュレータ IC はコンバータ全体を 1 つのチップに統合することができますが、主要な磁気素子（通常は 1 個のインダクタ）および入力／出力コンデンサは除きます。多くの場合、基本的なスイッチャ・トポロジーの不可欠な素子であるダイオードも内蔵できません。いずれにせよ、スイッチャの完全な電力変換機能の全体はリニア・レギュレータのようには統合できません。磁気素子の要件があるため、システム設計者はスイッチング・レギュレータを単に差し込むだけの簡単な部品と考えることはできません。このため、スイッチング・レギュレータのメーカーには、丁寧な設計ガイドライン、一般的に使用される応用回路（可能なら市販部品を使用したもの）、豊富な設計支援を提供しなければならないという課題があります。パワー・レベルが高くなるほど、制御の柔軟性と精度を最適化することがいっそう重要になるため、IC は複雑になる傾向にあります。また、スイッチがダイ・サイズの多くを占めるようになってきているため、スイッチを排除してコントローラのみを内蔵するほうがコスト効率が高くなります。

リニア・レギュレータと比較して、スイッチング・レギュレータの主な制限事項となるのは、入力および出力の電圧ノイズ、EMI/RFI 放射、外部サポート部品に対する比較的厳しい要件が生じる点です。スイッチング・レギュレータは必ずしもトランスを必要としませんが、インダクタを使用します。しかし、磁気理論は設計エンジニアには一般にあまりよく理解されているとはいえません。この点について、スイッチング・レギュレータのメーカーは一般に、設計ソフトウェアおよび必要な情報をまとめたデータシートを、外付けのインダクタやコンデンサおよびスイッチング素子の推奨部品リストとともに提供することで、アプリケーション設計をサポートしています。

スイッチング・レギュレータのユニークな利点の 1 つは、最初から効率を犠牲にすることなく、与えられた電源電圧を規定の電圧範囲内で、ほとんどどのような出力電圧にも変換できる能力にあります。この利点は、出力電圧が入力電圧より高いか低い、また極性が同じか反対かにはかわりなく当てはまります。上述したスイッチャの基本的な構成要素を考えてみましょう。インダクタとコンデンサは理想的には、電力を消費しないリアクタンス素子です。

トランジスタは理想的には「オン」、つまり電流が流れていても電圧降下が生じていない状態か「オフ」、つまり両端に電圧がかかっている状態、のいずれかをとるスイッチです。電圧または電流のいずれかが常にゼロなので電力消費はゼロであり、したがって理想的にはこのスイッチは電力を消費しません。最後にダイオードについては、電流がダイオードを流れる間は有限の電圧降下があるため、いくらかは電力を消費します。しかし、このダイオードさえ「同期整流器」と呼ばれる同期スイッチに置換が可能で、理想的には電力を消費しません。実際の効率は 90 % を超えることが可能です。

またスイッチャは次のような利点も持っています。すなわち、本質的に磁気素子を必要とするので、その磁気素子の上に追加の巻き線の「タップ」を簡単に引き出せることが多く、また、多くの場合、ダイオードとコンデンサのみで良好な安定化追加出力を生成可能です。さらに出力が必要な場合は、そのようなタップを増やせばよいのです。巻線タップは電氣的接続を必要としないので、他の回路から分離させたり、他の電圧から「浮遊」させたりすることができます。出力のうち 1 つのみが「安定化」されることに注意してください。その他はタップの比率に応じて追従します。

実際には、部品は当然ながら理想的な性能を示しません。インダクタには抵抗があり、その磁気コアも理想的ではないので電力を消費します。コンデンサにも抵抗があり、電流が入り出す際には同様に電力を消費します。トランジスタは、バイポーラ型にせよ電界効果型にせよ理想的なスイッチではなく、オンのときに電圧降下があり、また、瞬時にスイッチングすることは不可能なので、オン・オフが切り替わる際に電力を消費します。

後述しますが、スイッチャは入力および出力のコンデンサにリップル電流を生じます。これらのリップル電流は、使用するコンデンサの抵抗、インダクタンス、有限の静電容量が原因で、コンバータの入出力に電圧リップルおよびノイズを生じます。これは伝導ノイズです。そして、コンバータにはしばしばリング電圧が、部品および PCB トレースには寄生インダクタンスが存在し、さらに、インダクタは磁界を形成しますが、磁界はコア内部に完全に包含されることはありません。これらすべてが放射ノイズに関与します。ノイズはスイッチャに必ず生じる副産物で、部品や PCB レイアウトを適切に選択することによって制御しなければなりません。これが不十分な場合は、入力または出力にフィルタやシールドを追加する必要があります。

### インダクタとコンデンサの基礎

スイッチング・レギュレータを理解するには、インダクタやコンデンサの基本的なエネルギー保存の仕組みを十分に理解しなければなりません。理想的なインダクタに電圧が印加されると（図 9.17 参照）、電流は  $V/L$  の傾きで時間とともに直線的に立ち上がります。ここで、 $V$  は印加電圧、 $L$  はインダクタンスの値です。このエネルギーはインダクタの磁界に蓄えられ、スイッチが素早く開放されると、磁場は急減し、磁界が完全になくなるまでインダクタの電圧は瞬間的に大きな値になります。




図 9.17: インダクタとコンデンサの基本




図 9.18: インダクタを使用したエネルギー伝達

理想的なコンデンサに電流が印加されると、コンデンサは徐々に充電され、電圧は  $I/C$  の傾きで時間とともに直線的に立ち上がります。ここで、 $I$  は印加電流、 $C$  は静電容量の値です。理想的なコンデンサの端子間電圧は瞬時には変化しないことに注意してください。

もちろん、理想的なインダクタやコンデンサというものは存在しません。実際のインダクタには巻線の浮遊静電容量や直列抵抗があるため、大電流では飽和することがあります。また、実際のコンデンサには直列抵抗とインダクタンスがあるため、大電圧では破損する可能性があります。しかし、理想的なインダクタとコンデンサの基礎知識は、スイッチング・レギュレータの動作を理解するうえでの基本となります。

図 9.18 に示すように、インダクタは 2 つの電圧源の間でエネルギーを移動するのに使用できます。抵抗で接続した場合も 2 つの電圧源の間でのエネルギー移動は可能ですが、抵抗の電力損失が原因でエネルギー移動は非効率であり、またエネルギーは高いほうから低いほうにのみ移動できます。対照的に、インダクタは理想的には蓄えられているすべてのエネルギーを放出するため、スイッチャが適切に設定されていれば、エネルギーはどちらの電圧源側からも、その量や極性に関わりなく流れることができます。

スイッチが図に示す位置に最初にあるとき、電圧  $V_1$  がインダクタに印加され、インダクタ電流は  $V_1/L$  に等しい傾きで立ち上がります。期間  $t_1$  の終了時のインダクタ電流のピーク値は次のようになります。

$$I_{PEAK} = \frac{V_1}{L} \cdot t_1 \quad \text{式 9-16}$$

期間  $t_1$  の間にインダクタに移動する平均電力は次のようになります。

$$P_{AVG} = \frac{1}{2} I_{PEAK} \cdot V_1 \quad \text{式 9-17}$$

期間  $t_1$  の間に移動するエネルギーは次のようになります。

$$E = P_{AVG} \cdot t_1 = \frac{1}{2} I_{PEAK} \cdot V_1 \cdot t_1 \quad \text{式 9-18}$$

最初の式を  $t_1$  について解き、最後の式に代入すると、次のようになります。

$$E = \frac{1}{2} L \cdot I_{PEAK}^2 \quad \text{式 9-19}$$

スイッチの位置が逆になると、インダクタ電流は負荷電圧  $V_2$  に流れ続け、インダクタ電流は  $-V_{OUT} + V_F/L$  の傾きで減少します。インダクタ電流がゼロになるまでの期間  $t_2$  の終了時に、インダクタに蓄積されていたエネルギーのすべてが負荷に移動します。この図は、インダクタ、入力電流  $i_1$ 、出力電流  $i_2$  の電流波形を示しています。理想的なインダクタは電力を消費しないため、理想的な回路素子を想定すればこの移動に電力損失は存在しません。この基本的なエネルギー伝達の方法が、すべてのスイッチング・レギュレータの基礎となっています。

理想的なステップダウン（降圧）コンバータ

理想的なステップダウン（降圧）コンバータの基本的なトポロジーを図 9.19 に示します。実際のスイッチング・レギュレータ集積回路にはスイッチ制御回路が含まれますが、スイッチは（出力電流要件に応じて）含まれる場合と含まれない場合があります。インダクタ、ダイオード、負荷バイパス・コンデンサは外部に置かれます。




図 9.19: 基本的なステップダウン（降圧）コンバータ

出力電圧を検出し、その後、スイッチ制御回路によって安定化します。スイッチを制御する方法はいくつかありますが、ここでは、スイッチを固定周波数  $f$  で動作するパルス幅変調（PWM）で制御すると仮定します。

降圧コンバータの実際の波形を図 9.20 に示します。スイッチをオンにすると、インダクタの両端に電圧  $V_{IN} - V_{OUT}$  が現れ（インダクタの電圧降下は無視します）  $(V_{IN} - V_{OUT}) / L$  の傾きでインダクタ電流が増加します（図 9-20B を参照）。スイッチがオフになると、電流はインダクタを同じ方向に流れ続け、負荷にも流れます（インダクタ内の電流は瞬時には変化できないことを思い出してください）。リターン電流経路を提供するダイオードは、このアプリケーションでは「フリーホイール」ダイオードと呼ばれ、スイッチを開くことにより切断された電流経路を完成させます。また、インダクタがノードから電流を引き出そうとすると  $V_D$  をクランプします。インダクタ両端の電圧は  $V_{OUT} + V_F$  となりますが、極性が反転しています。このためインダクタ電流は  $-V_{OUT}/L$  の傾きで減少します。インダクタ電流は降圧コンバータの出力電流に等しいことに注意してください。

ダイオード電流およびスイッチ電流をそれぞれ図 9.20C と 9.20D に示しますが、インダクタ電流はこれら波形の和になります。また、瞬間的な入力電流がスイッチ電流に等しいことにも注意してください。ただし、平均入力電流は平均出力電流よりも小さいことに注意が必要です。実際のレギュレータでは、スイッチとダイオードの両方で導通時に電圧降下を生じるため、内部で電力を消費し効率も損なわれますが、今のところはこれらの電圧は無視しておきます。また、スイッチのオン・オフの際に出力電圧が大きく変化しないように、十分な大きさの出力コンデンサ C があることも想定しています。




図 9.20: 基本的なステップダウン（降圧）コンバータの波形

これらの波形に関して注意すべき重要な点があります。1 つは、理想的な素子を想定しているという点です。すなわち、入力電圧源がゼロ・インピーダンスで、スイッチはオン抵抗がゼロで、ターンオン及びターンオフ時間がゼロです。また、インダクタは飽和せず、ダイオードは順方向の電圧降下のない理想的なものを想定しています。

また、出力電流は連続的ですが、入力電流はパルス状である点にも注意してください。このことは、入力と出力のフィルタリングに関して意味を持つことは明らかです。降圧コンバータに供給する電源に電圧リップルが生じることが問題な場合は、ESR/ESL に関しては、入力フィルタ・コンデンサ（図示せず）のほうが出力コンデンサよりも一般に重要になります。

定常状態が存在する場合は（図 9.21 を参照）、入力電圧と出力電圧の基本的関係は、インダクタの電流波形を調べ、次式によって導くことができます。

$$\frac{V_{IN} - V_{OUT}}{L} \cdot t_{on} = \frac{V_{OUT}}{L} \cdot t_{off} \quad \text{式 9-20}$$

これを  $V_{OUT}$  について解くと、次のようになります。

$$V_{OUT} = V_{IN} \cdot \frac{t_{on}}{t_{on} + t_{off}} = V_{IN} \cdot D \quad \text{式 9-21}$$

ここで、 $D$  はスイッチのデューティ比（一般にはデューティ・サイクルとも呼ばれます）であり、スイッチの全周期（ $t_{on} + t_{off}$ ）に対するスイッチのオン時間（ $t_{on}$ ）の比率で定義されます。

これは、**連続的**なインダクタ電流で動作している降圧コンバータにおける、入力電圧と出力電圧の古典的な関係式であり、インダクタ電流が決してゼロにはならないという事実を基に定義されています。




図 9.21: 降圧コンバータの入出力の関係

この関係は、インダクタ値  $L$  のみでなく、スイッチング周波数  $1/(t_{on} + t_{off})$  や負荷電流とも無関係であることに注意してください。ただし、インダクタの値を小さくすると、ピーク to ピークの出力リップル電流が大きくなり、値を大きくするとリップルは小さくなります。インダクタの選択に関しては他にも多くのトレードオフがあり、これについては後のセクションで説明します。

この単純なモデルでは、（出力電圧の）ラインおよび負荷のレギュレーションは、固定周波数  $f$  で動作するパルス幅変調器（PWM）を使用し、デューティ・サイクルを変化させることによって行います。この PWM は誤差アンプによって制御されます。

誤差アンプとは、測定した出力電圧とリファレンス電圧との「誤差」を増幅するアンプのことです。入力電圧が上昇するとデューティ・サイクルは減少します。入力電圧が低下するとデューティ・サイクルは増加します。出力電流に比例して平均インダクタ電流は変化しますが、デューティ・サイクルは変化しないことに注意してください。所望のレベルにインダクタ電流を調節する場合にのみ、デューティ・サイクルの動的変化が必要となります。その後、デューティ・サイクルは定常状態の値に戻ります。実際のコンバータでは、回路内の電圧降下の増加を打ち消すために、デューティ・サイクルは負荷電流とともにわずかに増加する可能性があります、それ以外は理想的なモデルに従います。

これまでの説明では、レギュレータは、インダクタ電流がゼロにはならないことを基に定義された**連続動作モード**で動くことを想定していました。しかし、出力負荷電流が減少した場合、サイクル間でインダクタ電流がゼロになるポイントがあり、この場合インダクタ電流は**不連続**となります。この不連続動作モードの意味を理解することも必要です。というのは、多くのスイッチは広範なダイナミック・レンジの出力電流を供給しなければならないので、この現象は避けられないからです。不連続動作の波形を図 9.22 に示します。




図 9.22: 降圧コンバータの波形 - 不連続モード

スイッチ・オン時間の動作は連続動作モードの場合と同様です。ただし、スイッチ・オフ時には、特徴的な動作が 2 つあります。1 つは、インダクタ電流が連続モード時の場合と同様の傾きで下降した後、ゼロになることです。ゼロになると電流は逆転しようとしませんが、もはやダイオードを流れる経路は見つかりません。そこで、インダクタの両端に電圧がなくなるように、インダクタの入力側の電圧（ダイオードとスイッチの接合部と同電圧）は  $V_{OUT}$  に跳ね上がり、電流はゼロを維持することになります。

ダイオード・ノード ( $v_D$ ) のインピーダンスが大きいので、インダクタ  $L$  が、ダイオード静電容量  $C_D$  とスイッチ容量  $C_{SW}$  の和である浮遊静電容量と共振してリングングが発生します。

この発振は回路の浮遊抵抗によって減衰します。発振の周波数は次式で与えられます。

$$f_0 = \frac{1}{2\pi \sqrt{L(C_D + C_{SW})}} \quad \text{式 9.22}$$

電力消費によって共鳴を減衰する機能のみに関与する回路はスナバと呼ばれています。リングングによって EMI/RFI の問題が生じる場合は、適切な RC スナバで減衰させることができます。ただし、これは電力消費および効率低下を招くことになります。

標準的な降圧コンバータの負荷電流が十分に低い場合は、インダクタ電流は不連続になります。不連続が発生するときの電流は、図 9.23 に示す波形を調べることによって計算できます。この波形は、スイッチのオフ時間の終了時にちょうどゼロになるインダクタ電流を表しています。この条件では、平均出力電流は次のようになります。

$$I_{OUT} = I_{PEAK}/2 \quad \text{式 9-23}$$

ピークのインダクタ電流が次式であることはすでに示したとおりです。

$$I_{PEAK} = \frac{V_{IN} - V_{OUT}}{L} \cdot t_{on} \quad \text{式 9-24}$$

したがって、不連続動作は次の場合に発生します。

$$I_{OUT} < \frac{V_{IN} - V_{OUT}}{2L} \cdot t_{on} \quad \text{式 9-25}$$

ただし、 $V_{OUT}$  および  $V_{IN}$  は次式のように関連しています。

$$V_{OUT} = V_{IN} \cdot D = V_{IN} \cdot \frac{t_{on}}{t_{on} + t_{off}} \quad \text{式 9-26}$$


これを  $t_{on}$  について解くと、次式を得ます。

$$t_{on} = \frac{V_{OUT}}{V_{IN}} \cdot (t_{on} + t_{off}) = \frac{V_{OUT}}{V_{IN}} \cdot \frac{1}{f} \quad \text{式 9.27}$$

この  $t_{on}$  の値を前の  $I_{OUT}$  の式に代入すると次のようになります。

$$I_{OUT} < \frac{V_{OUT} \left( 1 - \frac{V_{OUT}}{V_{IN}} \right)}{2Lf} \quad \text{式 9-28}$$

(不連続動作の基準 - 降圧コンバータ)



**DISCONTINUOUS MODE IF:**

$$I_{OUT} < \frac{1}{2} I_{PEAK} = \frac{V_{IN} - V_{OUT}}{2L} \cdot t_{on}$$

$$I_{OUT} < \frac{V_{OUT} \left( 1 - \frac{V_{OUT}}{V_{IN}} \right)}{2Lf}, \quad f = \frac{1}{t_{on} + t_{off}}$$

図 9.23: 降圧コンバータにおける不連続動作点

### 理想的なステップアップ (昇圧) コンバータ

基本的なステップアップ (昇圧) コンバータの回路を図 9.24 に示します。スイッチのオン時間に、電流がインダクタに流れます。スイッチを開くと、インダクタに蓄積されたエネルギーはダイオードを介して負荷に移動します。

昇圧コンバータにおける実際の波形を図 9.25 に示します。スイッチをオンにすると、インダクタの両端に電圧  $V_{IN}$  が現れ、インダクタ電流が  $V_{IN}/L$  の傾きで増加します。スイッチを開くと、インダクタの両端に  $V_{OUT} - V_{IN}$  が現れ、負荷に電流が供給され、電流は  $(V_{OUT} - V_{IN})/L$  の傾きで減少します。インダクタ電流の波形を図 9.25B に示します。




図 9.24: 基本的なステップアップ（昇圧）コンバータ




図 9.25: 基本的なステップアップ・コンバータの波形


昇圧コンバータでは入力電流は連続的ですが、出力電流（図 9.25D）はパルス状であることに注意してください。このことは、昇圧コンバータの出力をフィルタリングすることは、降圧コンバータの場合よりも困難であることを意味します。（降圧コンバータについての前の説明を参照してください）。また、入力電流がスイッチ電流とダイオード電流の和であることにも注意してください。

定常状態が存在する場合は（図 9.26 を参照）、入力電圧と出力電圧の基本的関係は、インダクタの電流波形を調べ、次式によって導くことができます。

$$\frac{V_{IN}}{L} \cdot t_{on} = \frac{V_{OUT} - V_{IN}}{L} \cdot t_{off} \quad \text{式 9-29}$$

これを  $V_{OUT}$  について解くと、次のようになります。

$$V_{OUT} = V_{IN} \cdot \frac{t_{on} + t_{off}}{t_{off}} = V_{IN} \cdot \frac{1}{1 - D} \quad \text{式 9-30}$$



$$\frac{V_{IN}}{L} \cdot t_{on} = \frac{V_{OUT} - V_{IN}}{L} \cdot t_{off}$$

$$V_{OUT} = V_{IN} \cdot \frac{t_{on} + t_{off}}{t_{off}} = V_{IN} \cdot \frac{1}{1 - D}$$

図 9.26: 昇圧コンバータの入出力の関係

これまでの説明では、昇圧コンバータは、インダクタ電流がゼロにはならないということを基に定義された連続動作モードで動くことを想定していました。しかし、出力負荷電流が減少した場合、サイクル間でインダクタ電流がゼロになるポイントがあり、この場合インダクタ電流は不連続となります。

この不連続動作モードを理解することも必要です。というのは、多くのスイッチは広範なダイナミック・レンジの出力電流を供給しなければならないので、この現象は避けられないからです。

昇圧コンバータの不連続動作は降圧コンバータと同様です。図 9.27 にこの波形を示します。インダクタ電流がゼロになったとき、次式で与えられる周波数  $f_0$  で、リングングがスイッチ・ノードで発生することに注意してください。

$$f_0 = \frac{1}{2\pi \sqrt{L(C_D + C_{SW})}} \quad \text{式 9-31}$$





図 9.27: 昇圧コンバータの波形 - 不連続モード

インダクタ  $L$  は、降圧コンバータの場合と同様に、浮遊スイッチ静電容量およびダイオードの静電容量  $C_{SW} + C_D$  と共振します。リングングは回路抵抗および（必要に応じて）スナバによって減衰します。

昇圧コンバータが不連続になるときの電流は、図 9.28 に示すように、インダクタ電流（入力電流と同じ）の波形を調べることによって導くことができます。



DISCONTINUOUS MODE IF:

$$I_{IN} < \frac{1}{2} I_{PEAK} = \frac{V_{OUT} - V_{IN}}{2L} \cdot t_{off}$$

$$I_{OUT} < \frac{V_{IN}^2 (V_{OUT} - V_{IN})}{V_{OUT}^2 \cdot 2Lf}, \quad f = \frac{1}{t_{on} + t_{off}}$$

図 9.28: 昇圧コンバータにおける不連続動作点

不連続動作点における平均入力電流は次のようになります。

$$I_{IN} = I_{PEAK}/2 \tag{式 9-32}$$

したがって、不連続動作は次の場合に発生します。

$$I_{IN} < I_{PEAK}/2 \tag{式 9-33}$$

ただし、入力電流は次のように表され、

$$I_{IN} = \frac{I_{PEAK}}{2} = \frac{V_{OUT} - V_{IN}}{2L} \cdot t_{off} \tag{式 9-34}$$

また、次の関係が成立することから

$$V_{IN} \cdot I_{IN} = V_{OUT} \cdot I_{OUT} \tag{式 9-35}$$

次式のようになります。

$$I_{OUT} = \frac{V_{IN}}{V_{OUT}} \cdot I_{IN} = \frac{V_{IN}}{V_{OUT}} \cdot \frac{(V_{OUT} - V_{IN})}{2L} \cdot t_{off} \tag{式 9-36}$$

ただし、次式のようになりますので、

$$\frac{V_{OUT}}{V_{IN}} = \frac{1}{1-D} = \frac{1}{1 - \frac{t_{on}}{t_{on} + t_{off}}} = \frac{t_{on} + t_{off}}{t_{off}} \quad \text{式 9-37}$$

これを  $t_{off}$  について解くと、次式になります。

$$t_{off} = \frac{V_{IN}}{V_{OUT}} (t_{on} + t_{off}) = \frac{V_{IN}}{f \cdot V_{OUT}} \quad \text{式 9-38}$$

この  $t_{off}$  の値を前の  $I_{OUT}$  の式に代入すると、昇圧コンバータの不連続動作の基準が次のように求められます。

$$I_{OUT} < \frac{V_{IN}^2 (V_{OUT} - V_{IN})}{V_{OUT}^2 \cdot 2Lf} \quad \text{式 9-39}$$

(不連続動作の基準 - 昇圧コンバータ)

基本的な降圧コンバータおよび昇圧コンバータの回路は、図 9.29 に示すように、負の入力および出力でも同様に動作可能です。唯一の違いは、入力電圧とダイオードの極性が反転していることです。しかし実際には、降圧および昇圧のレギュレータ IC およびコントローラ IC では負入力で動作するものは多くはありません。場合によっては、負の入出力を処理するための外部回路を追加することができます。負の入出力専用に設計されたレギュレータやコントローラというものはほとんどありません。いずれにしても、各 IC のデータシートには適用できる範囲が示されます。





図 9.29: 負入力、負出力の降圧コンバータおよび昇圧コンバータ

昇降圧コンバータのトポロジー

単純な降圧コンバータは入力電圧よりも小さな出力電圧しか生成できず、また、単純な昇圧コンバータは入力電圧より大きな出力電圧しか生成できません。しかし、より高い適応性を必要とするアプリケーションは多数あります。特にバッテリー駆動のアプリケーションでは高い適応性が重要です。このアプリケーションでは、最初は完全充電されたバッテリー電圧は期待する出力より大きい電圧ですが（コンバータは降圧モードで動作しなければなりません）、バッテリーの放電にしたがって電圧は期待する出力よりも小さくなっていきます（コンバータは昇圧モードで動作する必要があります）。


昇降圧コンバータは、入力電圧の絶対値よりも大きい出力電圧も小さい出力電圧も生成できます。単純な昇降圧コンバータのトポロジーを図 9.30 に示します。入力電圧は正で、出力電圧は負です。スイッチがオンになると、インダクタ電流が流れ始めます。スイッチが開くと、インダクタはダイオードを介して負荷に電流を供給します。もちろん、ダイオードの極性を逆にすることによって、この回路を負入力かつ正出力に変更できます。



The Absolute Value of the Output Can Be Less Than Or Greater Than the Absolute Value of the Input

図 9.30: 昇降圧コンバータ #1  
+V<sub>IN</sub>、-V<sub>OUT</sub>

別の昇降圧コンバータのトポロジーを図 9.31 に示します。この回路では、入力電圧と出力電圧の両方を正にすることが可能です。スイッチが閉じると、インダクタ電流が流れ始めます。スイッチが開くと、インダクタ電流が D1 および D2 で形成する電流経路を介して負荷に流れます。この回路の基本的な欠点は、2 個のスイッチと 2 個のダイオードを必要とすることです。前述の回路と同様に、負の入出力電圧を取り扱うようにダイオードの極性を逆にすることができます。



The Absolute Value of the Output Can Be Less Than Or Greater Than the Absolute Value of the Input

図 9.31: 昇降圧コンバータ #2  
+V<sub>IN</sub>、-V<sub>OUT</sub>

昇降圧機能を実現するまた別の方法として、図 9.32 に示すように、2 つのスイッチング・レギュレータをカスケード接続すること、すなわち、昇圧レギュレータの後に降圧レギュレータを配置する方法があります。この例では、バッテリー駆動システムにおける実際の電圧を示しています。4 個の単 3 電池からの入力、6 V（充電状態）から約 3.5 V（放電状態）の範囲になります。昇圧コンバータから出力される中間電圧は 8V で、常に入力電圧よりも大きくします。降圧レギュレータは、8 V の中間電圧から所望の 5 V を生成します。この組み合わせの総合効率は各レギュレータの効率の積になり、慎重に設計すれば 85 % を超す効率を得られます。

さらに別の方法は、降圧レギュレータの後に昇圧レギュレータを配置するトポロジーです。しかし、この方法では、入力と出力の両方に脈流が生じ、また中間電圧の出力で大きな電流が流れるという欠点があります。




図 9.32: 昇降圧レギュレータのカスケード接続（電圧例）

他の非絶縁型スイッチャ・トポロジー

結合型インダクタのシングルエンド・プライマリ・インダクタンス・コンバータ (SEPIC) トポロジーを図 9.33 に示します。このコンバータはトランスを使用し、付加したコンデンサ  $C_C$  により、負荷に追加エネルギーを結合します。SEPIC コンバータにおけるトランスの巻数比 ( $N =$  二次巻数に対する一次巻数の比) が 1:1 の場合、このコンデンサの機能は、漏れインダクタンスのエネルギー (すなわち、巻線間で完全結合されていないエネルギー) を回収し、それを負荷に伝達することのみです。この場合は、入力電圧と出力電圧の関係は次式で与えられます。

$$V_{OUT} = V_{IN} \cdot \frac{D}{1-D} \quad \text{式 9-40}$$

上記以外の巻線比の場合は、巻線とコンデンサ  $C_C$  間の結合を経由してエネルギーの移動が生じるため、入出力の関係は著しく非直線的になります。そのため、ここでは 1:1 以外の巻線比については分析しません。




図 9.33: シングルエンデッド・プライマリ・インダクタンス・コンバータ (SEPIC)

このコンバータ・トポロジーは、昇圧または降圧の機能を有し、また、昇圧コンバータとは異なり、必要に応じて出力をゼロ電圧にできる機能も有する非絶縁型のバッテリー駆動システムとして、多くの場合とても良い選択肢となります。

Zeta コンバータと Cuk コンバータも、ここでは図示しませんが、非絶縁型コンバータの 2 つの例です。コンデンサを用いて入力から出力へエネルギー供給します。すなわち、SEPIC を 1:1 の巻数比で構成する場合のように、単にエネルギーを蓄えたり、回収した漏れエネルギーのみを伝達したりするものではありません。こうしたコンバータで用いる、エネルギーを効率的に伝達可能なコンデンサは大型かつ高価になる傾向があるため、これらのコンバータはあまり使用されることはありません。


絶縁型スイッチング・レギュレータのトポロジー

これまで説明してきたスイッチング・レギュレータでは、入力と出力間が直接電氣的に接続されていました。トランスを用いると、昇降圧機能を容易に行うことができるとともに、電氣的絶縁を行うことも可能です。ただし、トランスを回路に追加すると、設計が複雑で高価となるほか、物理的なサイズも大きくなります。

基本的なフライバック昇降圧コンバータ回路を図 9.34 に示します。これは昇降圧コンバータのトポロジーから派生しました。スイッチがオンになると、電流がトランスの一次側に流れ、エネルギーが磁気コアに蓄えられます。スイッチが開くと、電流が二次巻線に反転して流れ、ダイオードを通じて蓄えられたエネルギーを負荷に伝達します。入力電圧と出力電圧の関係は、巻数比  $N$ 、およびデューティ・サイクル  $D$  によって決まり、次式で表されます。

$$V_{OUT} = \frac{V_{IN}}{N} \cdot \frac{D}{1-D} \quad \text{式 9-41}$$

フライバック・トポロジーの利点の 1 つは、トランスが電氣的絶縁を提供するとともにインダクタのような作用をすることです（このアプリケーションでは、トランスは結合インダクタと呼ぶほうがより適切です）。フライバック・コンバータの欠点は、高エネルギーを巻線における直流電流の形でトランスに蓄える必要があることです。このため、トランスが単にエネルギーを伝達する場合（インダクタとしても作用するのではない場合）よりも大きなコアを必要とします。



(BUCK-BOOST DERIVED)

$$V_{OUT} = \frac{V_{IN}}{N} \cdot \frac{D}{1-D}$$


**D = Duty Cycle**

図 9.34: 絶縁型トポロジー:  
フライバック・コンバータ

基本的なフォワード・コンバータのトポロジを図 9.35 に示します。これは降圧コンバータの派生型です。このトポロジは、トランスのコアに大量のエネルギーを蓄積しなければならないという問題を回避します。ただし、回路は複雑となり、追加の磁気素子（トランス）、1 個のインダクタ、追加のトランス巻線、それに 3 本のダイオードが必要になります。スイッチがオンになると、電流が一次巻線、さらに二次巻線にも流れ、これはダイオード D1 を介して負荷に伝達されます。スイッチがオンのときは、トランスから D1 を経由してインダクタに電流が流れ、さらに巻数比に応じて一次側に反射して戻ります。さらに、一次インダクタンスの両端に入力電圧が印加されているために（磁化インダクタンスと呼ばれる）、電流（磁化電流と呼ばれる）が一次巻線に流れます。スイッチが開くと、インダクタの電流は、ダイオード D2 が提供するリターン経路を介して、負荷に流れ続けます。負荷電流はもはやトランスに反射されることはありませんが、トランスをリセットできるように、一次側に誘起された磁化電流はまだリターン経路を必要としています。したがって、追加のリセット巻線とダイオードが必要になります。

入出力電圧間の関係は次式で与えられます。

$$V_{OUT} = \frac{V_{IN}}{N} \cdot D \quad \text{式 9-42}$$



(BUCK DERIVED)

$$V_{OUT} = \frac{V_{IN}}{N} \cdot D$$

D = Duty Cycle

図 9.35: 絶縁型トポロジ:  
フォワード・コンバータ

トランスを使用する絶縁型スイッチング・レギュレータのトポロジは他にも多数ありますが、このセクションでは非絶縁型トポロジに焦点を当てることにします。携帯型および分散型の電源システムで広い用途があるためです。

スイッチ変調方式

スイッチング・レギュレータを理解するに鍵は、さまざまなスイッチの制御方法を知ることが重要な鍵となります。分析を単純にするために、先に述べた例では、単純な固定周波数のパルス幅変調 (PWM) 方式を使用しました。PWM 方式には他にも 2 種類の標準的な方法が存在します。すなわち、可変周波数・固定オン時間の方法と、可変周波数・固定オフ時間の方法です。

降圧コンバータの場合、固定オフ時間を使用すれば、入力電圧が変化しても、インダクタ電流におけるピーク to ピークの出力リップル電流を一定にすることができます。これを図 9.36 に示します。ここでは、2 つの入力電圧条件に対する出力電流を示しています。入力電圧が高いほど、オン時間中の傾斜が大きくなりますが、オン時間は減少します。そのため、周波数が高くなることに注意してください。固定オフ時間を用いた制御方式は、広い入力電圧範囲に対応しなければならない降圧コンバータで広く使用されています。ADP1147 ファミリーは、このスイッチ変調方式を実装しています。




図 9.36: 固定オフ時間、可変周波数 PWM を使用した降圧コンバータの制御

ただし、昇圧コンバータの場合は、入力の傾斜や出力の傾斜のいずれもが単独で出力電圧の関数となることはありません (図 9.35 参照)。そのため、出力リップル電流を一定に維持することに関しては、可変周波数・固定オフ時間の変調方式には本質的な利点は存在しません。それでも、固定周波数の場合よりもリップル電流の変動を減少させる傾向があるので、この変調方式が使用されることもあります。

短絡回路状態などでデューティ・サイクルをきわめて小さくする必要がある場合は、デューティ・サイクルの最小値制限が課せられることがあります。

このような場合には、定常状態を維持し、スイッチ電流の暴走を防止するために、実効デューティ・サイクルを低減するためのパルス・スキップ機能を実装する必要があります。これは、スイッチ電流が過剰であることを検出する電流監視回路の形で実装されることがあります。したがって、スイッチをオンにせずに固定周波数サイクルをスキップするか、何らかの方法でオフ時間を延長してターンオンを遅らせるかのいずれかを実施します。

固定周波数コントローラにおけるパルス・スキッピング方式は、**通常の**デューティ・サイクルでの動作にも適用できます。このようなスイッチ変調方式は**パルス・バースト変調**（PBM）と呼ばれます。この方式の最も単純な実装では、単に固定周波数かつ固定デューティ・サイクルの発振器をスイッチへ適用するかしないかを切り替えます。発振器のデューティ・サイクルがコンバータの最大デューティ・サイクルとなり、それより小さなデューティ・サイクルを得るには、発振器サイクルをスキップして、複数パルスの平均を用います。このスイッチ変調方式はヒステリシス・コンパレータを用いた単純な制御方法を用いて、リファレンス電圧に対する出力電圧を監視し、そのサイクルに対して発振器でスイッチをオンにするかどうかを決めます。コンパレータのヒステリシスによって、スイッチングが数サイクル続いた後にスイッチングしない数サイクルが続くという傾向になります。したがって、その結果得られるスイッチング信号はバースト性のパルスとなる傾向にあり、その特徴がこの変調方式の名前となっています。

PBM スイッチ変調方式には、少なくとも 2 つの固有の基本的な欠点があります。1 つは、ゼロと最大との間でデューティ・サイクルを常に変化させることにより、電流のリプルが大きくなり、またそれに付随して損失も発生します。2 つめは、発振周波数を基準とする低調波周波数が必ず発生します。このことは、ノイズ・スペクトルが十分に制御されていないことを意味し、しばしば可聴域周波数が発生することがあります。これは、パルス・スキップ方式を使用して短絡電流の制御を行う、大電力コンバータでよくみられます。大型の磁気素子がスピーカーのボイス・コイルのような働きするため、このような条件でしばしば可聴ノイズが聞こえます。これらの理由から、PBM はおよそ 10 ワットを超える電力ではめったに使用されませんが、その単純さの故に、それ以下の電力ではしばしば使用されます。ただし、チャージ・ポンプが適さない電力レベルや電力変換要件がある場合は除きます。

### 制御方式

制御方式は、スイッチ変調方式を議論する際に混同されたり、関連して使用されたりすることがよくありますが、スイッチ変調制御の際の監視対象の動作パラメータおよびその処理方法を指しています。スイッチ変調の具体的な方法は制御方式とは別に考えることができ、前のセクションで説明しました。

PBM をスイッチ変調に用いる回路では、一般に使用される制御方式は電圧モード・ヒステリシス制御です。この実装では出力電圧を監視し、出力電圧が 2 つのヒステリシス限界値の間で振動するようにスイッチを調節することによって、スイッチを制御します。ADP3000 スwitchング・レギュレータは、これらの変調方式と制御方式を組み合わせさせたレギュレータの 1 例です。


図 9.37 は、PWM を電圧モード（VM）制御で使用する最も基本的な制御方式を示しています。ここで出力電圧は、スイッチの変調方法を決めるのに使用される唯一のパラメータです。

誤差アンプ（降圧コンバータのセクションを参照）で出力電圧を監視し、制御ループの安定性維持に必要な周波数補償を用いて誤差を増幅し、増幅した出力に比例してスイッチを直接調整します。

出力電圧は同比率の抵抗分圧器によって分圧され、アンプ G の一方の入力を駆動します。高精度リファレンス電圧（ $V_{REF}$ ）がアンプの他方の入力に与えられます。このアンプの出力は PWM のデューティ・サイクルを制御します。抵抗分圧器、アンプ、リファレンスは、実際にはスイッチング・レギュレータ IC の一部ですが、分かりやすくするために図では外部に示しているので注意してください。出力電圧は抵抗分圧比およびリファレンス電圧によって次のように設定されます。

$$V_{OUT} = V_{REF} \left( 1 + \frac{R2}{R1} \right) \quad \text{式 9-43}$$

内部抵抗比およびリファレンス電圧は、12 V、5 V、3.3 V、3 V のような標準的な出力電圧を生成するように設定されています。レギュレータによっては、出力電圧を調整できるように抵抗分圧器を外部に置くことができるものもあります。



**NOTE: RESISTORS, AMPLIFIER, AND  $V_{REF}$  INCLUDED IN SWITCHING REGULATOR IC**


図 9.37: PWM 制御のための電圧フィードバック

VM 制御を若干修正したものに電圧フィードフォワードがあります。この方式では、入力電圧の変化にしたがって自動的にデューティ・サイクルを調整するので、フィードバック・ループが調整（または調整のみ）を行う必要はありません。電圧フィードフォワードは単純な PBM レギュレータでも使用できます。フィードフォワードは、入力電圧が突然変化するような用途や電流制限保護などのために、入力電圧が高いときに最大のデューティ・サイクルを低レベルに制限することが望ましい用途で、特に役立ちます。

スイッチャでは、安定性を確保するために VM の制御ループを補償する必要があります。なぜなら、変調器によって制御される電圧はスイッチング・ノードで生成される平均電圧ですが、実際の出力電圧はスイッチャの LC フィルタでフィルタリングされるからです。

フィルタで生成される位相シフトにより、高速な応答時間で制御ループを生成することが困難になります。

LC フィルタの位相シフトによって生じる問題を回避する一般的な方法には、図 9.38 に示すように、電流モード (CM) 制御を使用します。電流モード制御においても、当然、出力電圧を安定化することが期待されます。したがって、誤差アンプ (G1) は必要です。ただし、スイッチ変調は誤差アンプによって直接制御されることはありません。代わりに、インダクタ電流を検出し、G2 で増幅し、[出力電圧] の誤差アンプからの指令信号に応じてスイッチを調整するのに使用します。分圧器ネットワーク  $V_{REF}$ 、G1、G2 は、通常スイッチング・レギュレータ IC の一部ですが、簡略化するために図では外部に示しているので注意してください。



NOTE: RESISTORS, AMPLIFIERS, AND  $V_{REF}$   
INCLUDED IN SWITCHING REGULATOR IC

図 9.38: PWM 制御のための電流フィードバック

CM 制御システムは、出力電圧と出力電流の両方のフィードバックを使用します。各 PWM サイクルの開始時にスイッチがオンになり、インダクタ電流が上昇し始めることを思い出してください。インダクタ電流は、小さな検出抵抗  $R_{SENSE}$  の両端に電圧を生じさせます。この電圧は G2 で増幅され、PWM コントローラにフィードバックされてスイッチをオフにします。アンプ G1 で感知される出力電圧もまた PWM コントローラにフィードバックされ、ピークのインダクタ電流がスイッチのオン時間を終了させるレベルを設定します。スイッチをオフにする（それによりデューティ・サイクルを設定する）のはインダクタ電流なので、実際には 2 つのフィードバック制御ループ（高速応答の電流ループおよび低速応答の出力電圧ループ）が存在するにもかかわらず、この方法は一般に電流モード制御と呼ばれます。インダクタ電流はパルスごとに制御されるため、スイッチの過電流状態およびインダクタ飽和状態に対する保護が簡素化されていることに注意してください。

本質的に CM 制御では、VM 制御のように LC フィルタに印加される平均電圧が制御されるのではなく、インダクタ電流がサイクルごとに直接制御されます。インダクタ電流と出力電圧との間に残される位相シフトは、出力コンデンサのインピーダンスによって生じるもののみです。出力フィルタでも位相シフトが低くなるため、安定性を維持しながらもループ応答を高速化できます。また、入力電圧の瞬間的な変化は直ちにインダクタ電流に反映されるため、優れたライン過渡応答が可能です。CM 制御の明らかな欠点は電流検出が必要であること、また、場合によっては追加のアンプが必要になることです。最新の電子機器の性能要件がますます高まるなか、CM 制御性能の利点は一般に実装コストを上回ります。また、どんな制御方式であれ、多くの場合、ある種の電流制限保護が必要とされます。したがって、VM 制御システムにおいても、電流検出の実装が必要となる傾向にあります。

CM コントローラは基本的にインダクタ電流を制御すると説明しましたが、インダクタ電流ではなく、スイッチ電流を制御するケースが多く見られます。なぜなら、スイッチ電流のほうが（特にスイッチング・レギュレータにおいて）検出が容易であり、スイッチング・サイクルの少なくともオン時間部分ではインダクタ電流を表わしているからです。実際には、多くの場合、平均スイッチ電流（平均インダクタ電流と同一ではありません）を制御するよりも、ピーク電流を制御するほうが容易です - このことはすべての基本的なトポロジーにおいてスイッチとインダクタの両者に当てはまります。平均インダクタ電流とピーク・インダクタ電流との誤差により、制御ループ内で非直線性が生じます。しかし、ほとんどのアプリケーションでは、これは問題になりません。他のシステムでより正確な電流制御が必要とされる場合は、最速応答を得るために、インダクタ電流を直接検出し、増幅し、周波数を補償します。

他の制御バリエーション、例えば、ピークではなく谷での制御、ヒステリシス電流制御、あるいは電荷制御 - インダクタ電流の積分（＝電荷）によって制御する方式 - なども可能です。これによって、ループから出力静電容量の位相シフトさえも除去されますが、瞬時電流が制御されないという問題があるので、本来システムには短絡保護は存在しません。すべての方式には様々な長所と短所があります。性能とコスト／単純さとの最良のトレードオフを考えると、一般には最良の選択は ADP1147 ファミリーで使用されているようなピーク電流制御です。このファミリーは、電流検出出力を使用してスリープモードまたは、省電力モードを制御して低出力電流での高効率を維持します。

### ゲート型発振器（パルス・バースト変調）の制御例

これまで説明したすべての PWM 方式では、フィードバック・ループ補償をある程度必要とします。これは、スイッチ電圧と出力電圧間に大きな位相シフトが多く存在する昇圧コンバータでは特に注意が必要です。

前述のように、フィードバック補償を必要としない方式では、スイッチ制御に固定周波数のゲート型発振器を使用します（図 9.39 参照）。この方法はしばしば（誤って）パルス周波数変調（PFM）モードと呼ばれますが、より正確にはパルス・バースト変調（PBM）またはゲート型発振器制御と呼びます。

出力電圧 ( $V_{OUT}$ ) を、抵抗分圧器 ( $R1$  および  $R2$ ) で分圧し、リファレンス電圧、 $V_{REF}$  と比較します。コンパレータのヒステリシスは安定性に必要であり、また出力電圧のリップルに影響します。抵抗分圧器の出力電圧がコンパレータの閾値 ( $V_{REF}$  からヒステリシス電圧を差し引いた値) より低下すると、コンパレータはゲート発振器を起動します。スイッチャはスイッチングを再び開始し、コンパレータの閾値 ( $V_{REF}$  にヒステリシス電圧を加算した値) に達するまで出力電圧を増加させます。この時点で、発振器はオフになります。発振器がオフのときは静止電流が非常に低い値 (例えば、ADP1073 で  $95 \mu A$ ) まで低下するため、PBM コントローラはバッテリー駆動アプリケーションに最適です。




図 9.39: ゲート型発信器を使用したスイッチ制御  
(パルス・バースト変調、PBM)

PBM 降圧コンバータの簡略化した出力電圧波形を図 9.40 に示します。主として減衰率の逆数を乗じたコンパレータのヒステリシス電圧によって、ピーク to ピーク出力電圧リップル (一般には  $50 \text{ mV} \sim 100 \text{ mV}$  の間) が決まることに注意してください。実際の出力電圧リップル波形は、設計のちがいや、コンバータが降圧か昇圧かによって、図 9.39 に示すものとはかなり異なることがあるので注意が必要です。

PBM 方式を使用した実際のスイッチング・レギュレータ IC の 1 つとして ADP3000 がありますが、これは  $400 \text{ kHz}$  の固定スイッチング周波数と  $80\%$  の固定デューティ・サイクルを使用しています。このデバイスは汎用性の高い昇圧/降圧コンバータです。これは、 $5 \text{ V}$  から  $3 \text{ V}$  への降圧時に  $100 \text{ mA}$  の出力電流、 $2 \text{ V}$  から  $3.3 \text{ V}$  への昇圧時に  $180 \text{ mA}$  の出力電流を供給できます。入力電源電圧は、昇圧モードで  $2 \text{ V} \sim 12 \text{ V}$  の範囲、降圧モードで最大  $30 \text{ V}$  までが可能です。

発振器がオフのときは、インダクタ電流が増加し続けないように、内部のスイッチが開いていることに注意が必要です。




図 9.40: ゲート型発振器制御 (PBM) の降圧レギュレータにおける代表的な出力電圧波形

ゲート型発振器の方法では、コンパレータのヒステリシスがフィードバック・ループの安定化に役立つため、設計が比較的容易になります。欠点は、当然ですが、ピーク to ピーク出力電圧のリップルが、減衰率の逆数を乗じたコンパレータのヒステリシスよりも小さくならないという点です。

$$\text{Output Ripple} \geq V_{\text{hysteresis}} \left( \frac{R2}{R1} \right) \quad \text{式 9-44}$$

ゲート型発振器 (PBM) で制御されたスイッチング・レギュレータは、固定デューティ・サイクルで動作するため、出力レギュレーションは、負荷電流と電圧を関数とした「パルスのスキップ」数を変更することによって行われます。この点から、PBM 制御スイッチャは、軽負荷の条件で「不連続」モードで動作する傾向があります。また、平均デューティ・サイクルの最大値は発振器に組み込まれたデューティ・サイクルによって制限されます。必要なデューティ・サイクルがその制限を超えると、パルス・スキップが発生せず、デバイスがレギュレーションを失うこととなります。

PBM スwitching・レギュレータの欠点の 1 つは、バーストモード動作であるため出力リップルの周波数スペクトルが「ファジー」であることです。周波数成分がオーディオ帯域に入ることがあるため、こうしたレギュレータの出力には適切なフィルタリングが必須です。

インダクタ値の選択もまた PBM レギュレータにとって重要です。レギュレーションは固定デューティ・サイクル・パルスの一連のバーストと (平均的に必要とされるよりも多い) それに続く延長されたオフ時間で行われるため、パルスのバースト中にインダクタに蓄積されるエネルギーは、負荷に必要なエネルギーを供給するのに十分でなければなりません。インダクタの値が大きすぎると、レギュレータは起動しなかったり、過渡応答が十分でなく、ラインおよび負荷のレギュレーションが不十分になったりすることがあります。一方、インダクタの値が小さすぎると、充電時にインダクタが飽和したり、ピークのインダクタ電流が最大定格のスイッチ電流を超えたりすることがあります。

しかし、ADP3000 のようなデバイスは、スイッチ用のオンチップ過電流保護機能を内蔵しています。その他の特徴としては、ピーク・スイッチ電流の最大値が外付け抵抗で設定できるため、インダクタの飽和を防止できます。適切なインダクタ値を選択するための方法については、次のセクションで説明します。

**ダイオードおよびスイッチの検討事項**

ここまでは、理想的な回路素子を用いた、損失のない理想的なスイッチング・レギュレータについて説明してきました。実際には、ダイオード、スイッチ、インダクタのすべてが電力を消費しますので、効率は 100% に達しません。

図 9.41 は一般的な降圧コンバータおよび昇圧コンバータを示しており、スイッチが IC の一部として含まれています。製造プロセスはバイポーラであり、この型のトランジスタがスイッチング素子に使用されます。ADP3000 およびその関連製品（ADP1108、ADP1109、ADP1110、ADP1111、ADP1073、ADP1173）はこの種の内部スイッチを使用しています。




図 9.41: レギュレータ IC 内の NPN スイッチ

ダイオードは IC 外部に置かれますが、慎重に選択する必要があります。スイッチング・サイクルのオフ時間に電流がダイオードを流れます。この平均電流が、ダイオードの順方向電圧降下による電力損失の原因となります。消費電力は、1N5818 型などの順方向電圧降下が小さい (0.5 V) ショットキー・ダイオードを選択すれば最小限に抑えることができます。また、充電電流による電力損失を防止するために、ダイオードの静電容量および回復時間を小さくすることも重要であり、これについてもショットキー・ダイオードが適切です。

消費電力は、平均ダイオード電流を順方向電圧降下で乗ずることによって近似的に得られます。

NPN スイッチにおける電圧降下もまた内部消費電力に関与します。消費電力（スイッチング損失は無視）は、平均スイッチ電流にコレクタ - エミッタ間のオン電圧を乗じた値に等しくなります。ADP3000 シリーズの場合は、650 mA の最大定格スイッチ電流時（降圧モード動作時）に 1.5 V です。

昇圧モードでは、NPN スイッチが飽和状態になることがあるので、オン電圧が低下し、そのため消費電力も低減します。ADP3000 の場合の飽和電圧は、1 A の最大定格スイッチ電流で約 1 V になります。

昇圧と降圧の 2 つの構成を検討する際は、スイッチの電圧降下を最小限に抑えるには、降圧コンバータでは PNP スwitching・トランジスタを、昇圧コンバータでは NPN トランジスタを使用することが合理的かもしれません。しかし、スイッチング・レギュレータ IC に適したプロセスで製造された PNP トランジスタは一般に性能があまり良くないので、どちらのトポロジーにも NPN トランジスタを使用する必要があります。

スイッチング・トランジスタおよびダイオードは、それらの消費電力による効率低下に加え、入力電圧と出力電圧との関係にも影響を与えます。前に示した式では、スイッチおよびダイオードの電圧降下はゼロであると仮定していました。ここでは、こうした電圧降下を考慮してすべての式を導き直すのではなく、図 9.42 に示すように、連続モードで動作する単純な昇圧および降圧コンバータのインダクタ電流に対して、それらが及ぼす影響を検討することにしましょう。




図 9.42: スイッチ電圧とダイオード電圧がインダクタ電流に与える影響を表す式

降圧コンバータでは、スイッチがオンのときにインダクタに印加される電圧は  $V_{IN} - V_{OUT} - V_{SW}$  に等しくなります。ここで、 $V_{SW}$  はスイッチ両端のおおよその平均電圧降下です。スイッチがオフのとき、インダクタ電流は  $V_{OUT} + V_D$  に等しい電圧まで放電されます。ここで、 $V_D$  はダイオード両端のおおよその平均順方向電圧降下です。

入力電圧と出力電圧の関係を導くのに使用する基本的なインダクタ式は次のとおりです。

$$\left(\frac{V_{IN} - V_{OUT} - V_{SW}}{L}\right)t_{on} = \left(\frac{V_{OUT} + V_D}{L}\right)t_{off} \quad \text{式 9-45}$$

実際のレギュレータ回路では、負のフィードバックによりデューティ・サイクルが正確な出力電圧を維持するように制御されますが、デューティ・サイクルはスイッチおよびダイオードの電圧降下によってもある程度は影響を受けます。

昇圧コンバータでスイッチがオンのときは、インダクタに印加される電圧は  $V_{IN} - V_{SW}$  に等しくなります。スイッチがオフのときは、インダクタ電流は  $V_{OUT} - V_{IN} + V_D$  に等しい電圧まで放電されます。基本的なインダクタ電流の式は次のようになります。

$$\left(\frac{V_{IN} - V_{SW}}{L}\right)t_{on} = \left(\frac{V_{OUT} - V_{IN} + V_D}{L}\right)t_{off} \quad \text{式 9-46}$$

上の式から、昇降圧コンバータに対して、入力電圧、出力電圧、デューティ・サイクル、スイッチおよびダイオードの電圧降下の間の基本的な関係を導くことができます。




図 9.43: パワー MOSFET スイッチ




図 9.44: 同期スイッチを使用した降圧コンバータ  
P チャンネルおよび N チャンネルの MOSFET を使用

### インダクタの検討事項

スイッチング・レギュレータで使用するインダクタの選択は、おそらく設計の最も難しい部分です。幸いなことに、スイッチング・レギュレータのメーカーは豊富なアプリケーション情報を提供しており、スイッチング・レギュレータのデータシートでは多くの場合、著名な信頼性の高いメーカーが市販する標準的なインダクタが推奨されています。ただし、設計技術者は、少なくともある程度インダクタに関連する基本的な問題を理解していることが重要です。以下の説明はすべてを網羅しているとはいえませんが、関連する磁気の問題について多少は理解することができます。

スイッチング・レギュレータにおけるインダクタの実際の値を選択する際には、多くのパラメータが関係してきます。幸いなことに、一般にアプリケーションでは正確な値はそれほど重要ではなく、データシートで提供される式を使用すれば、最小および最大の許容値を計算することができます。ただし、これは簡単な部分に過ぎません。

残念ながら、単純なインダクタであっても、インダクタンスより難しい検討事項があります。図 9.45 は、実際のインダクタの等価回路、および選択に関わる多くの検討事項の一部を示しています。さらに問題を複雑にしているのは、パラメータのほとんどが相互作用することであり、インダクタ設計は科学というよりは芸術の領域に近づいています。

おそらくインダクタで最も簡単な課題は、適切な値を選択することです。ほとんどのスイッチング・レギュレータの用途では正確な値はあまり重要ではないので、近似値を使用しても高い信頼度を得ることができます。





図 9.45: インダクタの検討事項

スイッチング・レギュレータ分析のかなめは、インダクタ電流波形を完全に理解することです。図 9.46 は、ゲート制御発振器による PBM スイッチ変調方式を使用した ADP3000 などの降圧コンバータのインダクタ電流の（出力電流でもある）波形を示しています。この波形は、インダクタにエネルギーを蓄えるという観点からすれば、インダクタ電流が各サイクルでゼロから始まるという最悪の条件を表していることに注意してください。大電流出力アプリケーションではインダクタ電流はゼロに戻りません。出力電圧コンパレータが検知するまで、インダクタ電流は上昇しますので、発振器をオフにする必要があります。この後、コンパレータが発振器を再びオンにするまで電流は低下します。最悪の場合の波形を仮定することが必要なのは、単純な PBM レギュレータでは、入力電圧または出力負荷電流とはかかわりなく発振器のデューティ・サイクルが一定であるためです。この仮定を元にインダクタの値を選択すると、レギュレーションを維持するのに十分なエネルギーがインダクタに蓄積されることを常に保証できます。

ここで強調したいのは、PBM の昇降圧レギュレータに関する以下のインダクタンスの計算は検討の出発点としてのみ使用すべきであるということです。使用するレギュレータや入出力状態に応じて、実際にはより大きいまたは小さい値が必要になることがあります。



USE MINIMUM  $V_{IN}$

図 9.46: 降圧コンバータでの L の計算:  
ゲート型発振器 (PBM) 方式

ピーク電流は上向き傾斜部分の傾きから容易に計算できます。

$$I_{PEAK} = \left( \frac{V_{IN} - V_{OUT} - V_{SW}}{L} \right) t_{on} \quad \text{式 9-47}$$

この式は L について次のように解くことができます。

$$L = \left( \frac{V_{IN} - V_{OUT} - V_{SW}}{I_{PEAK}} \right) t_{on} \quad \text{式 9-48}$$


ただし、平均出力電流  $I_{OUT}$  は  $I_{PEAK}/2$  に等しいので  $I_{PEAK} = 2I_{OUT}$  となります。この  $I_{PEAK}$  の値を前の式に代入すると次のようになります。

$$L = \left( \frac{V_{IN} - V_{OUT} - V_{SW}}{2I_{OUT}} \right) t_{on} \quad \text{式 9-49}$$

[L は PBM 降圧コンバータにおける値]

インダクタの値を最小にし、その蓄積エネルギーを最大にするために、 $V_{IN}$  の最小予想値を使用する必要があります。 $V_{IN}$  が大きく変化することが予想される場合は、ADP3000 に外付け抵抗を付加してピーク電流を制限し、最大  $V_{IN}$  でのインダクタの飽和を防ぐことができます。

図 9.47 に示すように、昇圧 PBM レギュレータに対しても同様の分析を行うことができます。



$$DC = \frac{1}{t_{on} + t_{off}}$$

$$I_{OUT} = \frac{I_{PEAK}}{2}(1-D) \quad I_{PEAK} = \frac{2I_{OUT}}{1-D}$$

$$I_{PEAK} = \left( \frac{V_{IN} - V_{SW}}{L} \right) t_{on}$$

$$L = \left( \frac{V_{IN} - V_{SW}}{I_{PEAK}} \right) t_{on} = \left( \frac{V_{IN} - V_{SW}}{2I_{OUT}} \right) (1-D)t_{on}$$

**USE MINIMUM  $V_{IN}$**

図 9.47: 昇圧コンバータでの L の計算:  
ゲート型発振器 (PBM) 方式

インダクタ電流について同様の仮定を行います。図に示した出力電流はパルス状であって連続していないことに注意してください。出力電流  $I_{OUT}$  は、ピーク電流  $I_{PEAK}$ 、およびデューティ・サイクル  $D$  の関数として次式で表すことができます。

$$I_{OUT} = \frac{I_{PEAK}}{2}(1-D) \quad \text{式 9-50}$$

これを  $I_{PEAK}$  について解くと次のようになります。

$$I_{PEAK} = \frac{2I_{OUT}}{1-D} \quad \text{式 9-51}$$

しかし、 $I_{PEAK}$  は、 $V_{IN}$ 、 $V_{SW}$ 、 $L$ 、 $t_{on}$  の関数として次式で表すこともできます。

$$I_{PEAK} = \left( \frac{V_{IN} - V_{SW}}{L} \right) t_{on} \quad \text{式 9-52}$$

これを  $L$  について解くと次のようになります。

$$L = \left( \frac{V_{IN} - V_{SW}}{I_{PEAK}} \right) t_{on} \quad \text{式 9-53}$$

前の  $I_{PEAK}$  の式を代入すると次を得ます。


$$L = \left( \frac{V_{IN} - V_{SW}}{2I_{OUT}} \right) (1 - D)t_{on} \quad \text{式 9-54}$$

[L は PBM 昇圧コンバータにおける値]

あらゆる条件でインダクタに十分なエネルギーを確実に蓄積するためには、最小予想値の  $V_{IN}$  を使用する必要があります。 $V_{IN}$  が大きく変化することが予想される場合は、ADP3000 に外付け抵抗を付加してピーク電流を制限し、最大  $V_{IN}$  でのインダクタの飽和を防ぐことができます。

上の式は PBM 型レギュレータにおける適切なインダクタ値の近似値が得られるだけですので、検討の出発点としてのみ使用してください。正確な分析は困難であり、レギュレータや入出力条件に大きく依存します。ただし、この種のレギュレータにはかなりの自由度があるため、他の分析では異なる結果が得られることがあります。それでも適切なレギュレータ動作の許容範囲内には入ります。

PWM レギュレータでは、適切なインダクタ値の計算はより簡単です。図 9.48 は、連続モードで動作中の降圧 PWM レギュレータの出力電流とインダクタ電流の波形を示しています。ピーク to ピークのリプル電流、 $I_{pp}$  を出力電流、 $I_{OUT}$  の 10% ~ 30% の間で設計することは許容範囲内です。ここでは  $I_{pp} = 0.2 * I_{OUT}$  と仮定します。



$$L = \left( \frac{1}{f} \right) \left( \frac{V_{IN} - V_{OUT} - V_{SW}}{V_{IN} - V_{SW} + V_D} \right) \left( \frac{V_{OUT} + V_D}{I_{PP}} \right)$$

**NOMINALLY, MAKE  $I_{PP} = 0.2 I_{OUT}$**

図 9.48: 降圧コンバータでの L の計算:  
固定周波数 PWM 方式

この波形を調べることによって、次のように表すことができます。

$$\left(\frac{V_{IN} - V_{OUT} - V_{SW}}{L}\right)t_{on} = \left(\frac{V_{OUT} + V_D}{L}\right)t_{off} \quad \text{式 9-55}$$

あるいは

$$t_{off} = \left(\frac{V_{IN} - V_{OUT} - V_{SW}}{V_{OUT} + V_D}\right)t_{on} \quad \text{式 9-56}$$

ただし、スイッチング周波数  $f$  は次式で与えられます。

$$f = \frac{1}{t_{on} + t_{off}} \quad \text{式 9-57}$$

あるいは、

$$t_{off} = \frac{1}{f} - t_{on} \quad \text{式 9-58}$$

この  $t_{off}$  の式を前の式の  $t_{off}$  に代入して解くと、 $t_{on}$  が次のように求められます。

$$t_{on} = \frac{1}{f} \left( \frac{V_{OUT} + V_D}{V_{IN} - V_{SW} + V_D} \right) \quad \text{式 9-59}$$

ただし、

$$I_{pp} = \left(\frac{V_{IN} - V_{OUT} - V_{SW}}{L}\right)t_{on} \quad \text{式 9-60}$$

最後の2つの式を組み合わせ、 $L$  について解くと次のようになります。


$$L = \left(\frac{1}{f}\right) \left(\frac{V_{IN} - V_{OUT} - V_{SW}}{V_{IN} - V_{SW} + V_D}\right) \left(\frac{V_{OUT} + V_D}{I_{pp}}\right) \quad \text{式 9-61}$$

[ $L$  は、固定周波数とした降圧 PWM コンバータにおける値]

先に示したように、 $I_{pp}$  は通常は  $0.2 \cdot I_{OUT}$  を選択し、 $L$  についての式を解きます。期待する  $V_{IN}$  の最小値と最大値で  $L$  を計算し、中間の値を選択します。システム要件により、大きい値または小さい値の  $I_{pp}$  が指定されることがあり、これはインダクタ値に反対に影響を与えます。

固定周波数とした降圧 PWM レギュレータの変形としては、周波数を可変としオフ時間を固定とした降圧 PWM レギュレータがあります（例えば、ADP1148）。

連続モードでの出力電流およびインダクタ電流の波形を図 9.49 に示します。



**NOMINALLY, MAKE  $I_{PP} = 0.2 I_{OUT}$**

図 9.49: 降圧コンバータの L の計算:  
固定オフ時間、可変周波数の PWM 方式

リップル電流のピーク to ピーク振幅は一定なので、計算は次のように非常に単純です。

$$I_{PP} = \left(\frac{V_{OUT} + V_D}{L}\right)t_{off} \quad \text{式 9-62}$$

L について解くと次のようになります。


$$L = \left(\frac{V_{OUT} + V_D}{I_{PP}}\right)t_{off} \quad \text{式 9-63}$$

[L は、固定オフ時間および可変周波数の降圧 PWM コンバータにおける値]

この場合も、 $I_{PP} = 0.2 * I_{OUT}$ 、あるいはシステムが必要とする値を選択します。

最後に示すインダクタンス計算の例は、固定周波数の昇圧 PWM レギュレータの場合です。インダクタ（および入力）電流波形を図 9.50 に示します。

INPUT AND INDUCTOR CURRENT, CONTINUOUS MODE:



$$L = \left(\frac{1}{f}\right) \left(\frac{V_{OUT} - V_{IN} + V_D}{V_{OUT} - V_{SW} + V_D}\right) \left(\frac{V_{IN} - V_{SW}}{I_{PP}}\right)$$

$$I_{IN} = \left(\frac{V_{OUT}}{V_{IN}}\right) I_{OUT}$$

NOMINALLY, MAKE  $I_{PP} = 0.2$

図 9.50: 昇圧コンバータの L の計算: 固定周波数 PWM 方式

分析方法は、固定周波数の降圧 PWM レギュレータと同様です。

インダクタ電流を調べることによって、次のように表せます。

$$\left(\frac{V_{IN} - V_{SW}}{L}\right) t_{on} = \left(\frac{V_{OUT} - V_{IN} + V_D}{L}\right) t_{off} \quad \text{式 9-64}$$

あるいは

$$t_{off} = \left(\frac{V_{IN} - V_{SW}}{V_{OUT} - V_{IN} + V_D}\right) t_{on} \quad \text{式 9-65}$$

ただし、スイッチング周波数  $f$  は次式で与えられます。

$$f = \frac{1}{t_{on} + t_{off}} \quad \text{式 9-66}$$

あるいは

$$t_{off} = \frac{1}{f} - t_{on} \quad \text{式 9-67}$$

この  $t_{off}$  の式を前の式の  $t_{off}$  に代入して解くと、 $t_{on}$  が次のように求められます。

$$t_{on} = \frac{1}{f} \left(\frac{V_{OUT} - V_{IN} + V_D}{V_{OUT} - V_{SW} + V_D}\right) \quad \text{式 9-68}$$

ただし、

$$I_{pp} = \left( \frac{V_{IN} - V_{SW}}{L} \right) t_{on} \quad \text{式 9-69}$$

最後の2つの式を組み合わせ、Lについて解くと次のようになります。

$$L = \left( \frac{1}{f} \right) \left( \frac{V_{OUT} - V_{IN} + V_D}{V_{OUT} - V_{SW} + V_D} \right) \left( \frac{V_{IN} - V_{SW}}{I_{pp}} \right) \quad \text{式 9-70}$$

[L は、固定周波数の昇圧 PWM コンバータにおける値]

昇圧コンバータの場合、インダクタ（入力）電流  $I_{IN}$  は出力電流  $I_{OUT}$  と次のような関係になります。

$$I_{IN} = \left( \frac{V_{OUT}}{V_{IN}} \right) I_{OUT} \quad \text{式 9-71}$$

通常は、 $I_{pp} = 0.2 I_{IN}$  とします。

昇圧 PWM の場合、入力電流が連続的であっても出力電流はパルス状となるため、ピーク to ピークのインダクタンス電流をインダクタ計算の基礎とすることに注意してください。

前述の場合と同様に、スイッチング・レギュレータで使用する実際のインダクタ値の選択は、おそらく設計上で最も容易な部分です。適切な種類のインダクタを選択することは、以下に述べるようにはるかに複雑です。

基本的な磁気理論では、電流がワイヤを流れると、ワイヤの周囲に磁界が生じるとされています（右手の法則）。この磁界の強さはメートルあたりのアンペア巻き数で、単位はエルステッドであり、ワイヤに流れる電流に比例します。磁界強度に応じて**磁束密度**（B、平方メートルあたりのウェーバ、または**ガウス**）が生成されます。

コイルを形成するワイヤの巻き数を増やすと、所定の電流に対する磁束密度が増加します。コイルの実効インダクタンスは、磁界強度に対する磁束密度の比に比例します。

この単純な空芯インダクタは、スイッチング・レギュレータに必要なインダクタンスの値としてはあまり実用的とはいえません。というのは、ワイヤ抵抗、巻線間静電容量、物理的に薄いサイズ、その他の要因があるからです。したがって、良好なインダクタを得るために、**透磁率**の大きな種類の強磁性コアの周囲にワイヤが巻かれます。コアの透磁率はしばしば比透磁率で指定されます。これは、空芯のみのコアに巻かれている場合に対するインダクタンスの増加分を示しています。例えば、1000 という比透磁率では、空芯の場合に比較して 1000:1 の割合でインダクタンスが増加します。

図 9.51 は、空芯および強磁性コアにおける、磁束密度 (B) とインダクタ電流の関係を示しています。空芯インダクタでは、B は H に対して線形であることに注意してください。すなわち、インダクタンスは電流に無関係に一定です。




図 9.51: 磁束密度対インダクタ電流

強磁性コアを追加すると、曲線の傾きが増加し、実効インダクタンスも増加しますが、ある電流レベルでインダクタのコアは飽和します（すなわち、インダクタンスが大幅に低下します）。インダクタの飽和はスイッチング・レギュレータに異常をもたらすことは明らかで、電流制限がなければ、スイッチが発火するともあります。

強磁性コアに空隙を設けることにより、空芯の場合よりも高いインダクタンスを維持しながら、この傾きの増加をいくらかは緩和できます。空隙は曲線の傾きを低減させますが、動作可能なインダクタ電流の範囲をより広く、線形にします。ただし、空隙にも問題があり、その 1 つは、空隙のないインダクタよりも高周波エネルギーを放射する傾向が強いという点です。しかし、この EMI 問題は適切な設計および製造技術により最小化できるので、空隙コアは多くの用途で広く使用されています。

スイッチャにおけるインダクタ・コアの飽和は、スイッチング素子に壊滅的な影響を与えるのみならず、効率を低下させ、ノイズを増加させることがあります。図 9.52 は、スイッチング・レギュレータの一般的なインダクタ電流波形と、それに重ねあわせてコア飽和の影響の波形を示しています。通常の条件では、充放電の両サイクルで傾きは線形になります。しかし、飽和が発生した場合は、実効インダクタンスの低下に応じてインダクタ電流が指数関数的に増加します。したがって、スイッチング・レギュレータの設計では常に、入力電圧、負荷電流、デューティ・サイクルなどの最悪条件で予想されるピークのインダクタ電流を算出することが重要です。

この最悪時のピーク電流を、インダクタの定格ピーク電流未満にしなければなりません。インダクタ関連の資料に「直流電流」定格の記載がないか、または「交流アンペア」定格のみが示されている場合、そのインダクタは飽和する傾向が高いので注意してください。




図 9.52: インダクタ電流への飽和の影響

設計業務を簡略化するには、インダクタ飽和の効果または存在は、オシロスコープや電流プローブを用いるとよく観察できます。電流プローブが使用できない場合、直接的な測定ではなくなりますが同様に効果的な方法としては、インダクタに直列に入れた小さい検出抵抗の両端電圧を測定することができます。抵抗値は  $1\ \Omega$  以下（インダクタ電流に応じて決める）とし、電力を消費するようなサイズの抵抗を選択する必要があります。多くの場合、数百 mA までの電流には  $1\ \Omega$ 、 $1\ \text{W}$  の抵抗が、 $10\ \text{A}$  までの電流には  $0.1\ \Omega$ 、 $10\ \text{W}$  の抵抗が適正です。

もう 1 つのインダクタの検討事項は損失です。理想的にはインダクタは電力を消費すべきではありません。しかし実際のインダクタでは、ヒステリシス損、渦電流損、巻線損失の形で電力が消費されます。図 9.53 はインダクタの標準的な B/H 曲線を示します。1 つの完全な動作サイクルの間にスイープする B/H 曲線で囲まれた領域が、そのサイクル中にコアが示すヒステリシス損失です。ヒステリシス損失は、コア材料、コア体積、動作周波数、および各サイクルの最大磁束密度の関数です。コアにおける第 2 の主要な損失は渦電流損です。この損失は、磁束密度の急激な変化により生じる、コア材料内を循環する磁気電流によって引き起こされます。また、コア材料、コア体積、動作周波数、および磁束密度にも依存します。

コア損失に加え、巻線損失、すなわち巻線の直流抵抗における電力消費が存在します。この損失は、ワイヤのサイズ、コア体積、および巻線数の関数です。

スイッチング・レギュレータのアプリケーションでは、過剰な損失は効率を損ない、インダクタ動作温度が高温になります。




図 9.53: インダクタの電力損失

幸いなことにインダクタ・メーカーは、インダクタの最大ピーク電流、最大連続電流、動作周波数範囲および温度を規定していますので、設計プロセスを簡素化できます。最大のピーク電流および連続電流のレベルを 20 % 程度低下させれば、インダクタはアプリケーションの要件を満たすはずでです。この簡単なガイドラインを守っていれば、効率ロス主な原因はレギュレータの他の部分、すなわち、スイッチ ( $I^2R$ ®、ゲート電荷、オン電圧)、ダイオード (オン電圧)、およびレギュレータ自体の静止電力消費にあると考えることができます。

インダクタ損失によってレギュレータの性能が大幅に劣化していないことを確認する方法の 1 つは、スイッチング周波数におけるインダクタの Q を測定することです。Q がほぼ 25 より大きい場合は、損失は軽微であるとみなせます。

インダクタのコア材料には、フェライト、モリパーマロイ (MPP) フェライト、鉄粉、など多くの選択肢があります。高効率コンバータは一般に、低価格の鉄粉コアに見られるようなコア損失には対応できませんので、必然的により高価なフェライト、モリパーマロイ (MPP)、あるいは “Kool Mμ”® コアを使用することになります。

フェライト材のコアは「激しく」飽和します。すなわち、ピーク電流を超えるとインダクタンスが急激に減少します。そうすると、インダクタのリップル電流が急激に増大します。

Magnetics, Inc. 製のモリパーマロイは非常に優れたトロイダルコイルに最適な低損失コア材料ですが、フェライトよりも高価です。コストと性能のバランスを考えると、同メーカー製品での妥当な選択は “Kool Mμ” です。

最後の検討事項はインダクタの自己共振周波数です。実際の例としては、10  $\mu\text{H}$  のインダクタでは 5 pF の等価分布容量を持ちます。自己共振周波数は次のようにして計算できます。

$$f_{\text{resonance}} = \frac{1}{2\pi} \sqrt{\frac{1}{LC}} = 22 \text{ MHz.} \quad \text{式 9-72}$$

レギュレータのスイッチング周波数は、共振周波数の 10 分の 1 未満である必要があります。実際に最も多い 1 MHz 未満のスイッチング周波数の設計では常にこの条件を満たしますが、念のため簡単に計算してみるとよいでしょう。

### コンデンサの検討事項

コンデンサは、スイッチング動作によって生成される脈流を蓄積する素子として作用するため、スイッチング・レギュレータで重要な役割を果たしています。これまでの図には示していませんが、すべてのスイッチング・レギュレータが適切に動作するためには、出力だけでなく入力にもコンデンサを必要とします。コンデンサは、スイッチング周波数のほか、脈流波形によって生成される高周波数においてもインピーダンスが非常に低くなければなりません。

図 9.54 に示す単純な降圧コンバータの入出力電流波形を思い出してください。降圧コンバータへの入力電流はパルス状ですが、出力は連続していることに注意してください。入力コンデンサ  $C_{\text{IN}}$  は、レギュレータが適切に動作するには入力コンデンサ  $C_{\text{IN}}$  が重要であることは明らかです。スイッチング・スパイク時に入力を一定の電圧に維持する必要があるからです。このことは、レギュレータのスイッチング周波数よりもずっと高い周波数でも、コンデンサのインピーダンスが非常に低くなければならないことを示しています。負荷コンデンサは、そのインピーダンスがピーク  $t_0$  ピーク出力電圧のリップルを決定するという点で同様に重要ですが、出力電流波形が連続的であるという性質から、高周波数でのインピーダンスはそれほど重要ではありません。

図 9.55 に示す昇圧コンバータの場合には、状況はこれとは逆になります。この場合、入力波形は連続的であるのに対して出力波形はパルス状です。出力コンデンサは、出力電圧リップルを最小化するために、低周波および高周波の特性が優れていなければなりません。昇圧コンバータの後にはしばしば後続フィルタを置いて、高周波スイッチング・ノイズを除去します。

スイッチング・レギュレータのコンデンサは、比較的大きな値が必要なため一般には電解型を使用します。電解コンデンサの等価回路を図 9.56 に示します。コンデンサには、静電容量の値自体に加え、ある程度の等価直列抵抗 (ESR) および等価直列インダクタンス (ESL) があります。高速電流ステップ入力に対するコンデンサのおおよその応答を、いくつかの値を仮定して調べてみるのが有用です。この説明では、入力電流スイッチが 100 ns で 0 A から 1 A にスイッチすると仮定します。また、ESR は 0.2  $\Omega$  で、ESL は 20 nH であると仮定します。ESR と ESL はメーカーによって大幅に変わり、また本体形状 (スルーホール実装か表面実装か) にも依存しますが、ここは要点の説明ですので上記の値を使います。




図 9.54: 降圧コンバータの入力および出力の電流波形




図 9.55: 昇圧コンバータの入力および出力の電流波形

コンデンサの実際の値は、ステップ関数入力に対してリアクタンスが実質的に短絡となるように十分大きいものと想定します。例えば、3.5 MHz (100 ns で立ち上がりパルスと等価の周波数) における 100  $\mu$ F のリアクタンスは  $1/2 \pi fC = 0.0005 \Omega$  となります。この場合、出力電圧リップルはコンデンサの ESR および ESL のみで決まり、実際のコンデンサの値自体とは無関係になります。




図 9.56: 電流ステップへのコンデンサの応答

図に示す波形は、高周波スイッチング・パルスを吸収するという点において、電解コンデンサの本質的な限界を示しています。実際のシステムでは、高周波成分は、低 ESL および低インダクタンスのセラミック・コンデンサか、または LC フィルタを追加することによって減衰しなければなりません。




図 9.57: 一般的な電解コンデンサのインピーダンスと周波数の関係

図 9.57 は、ESR が  $0.2\ \Omega$  で ESL が  $20\ \text{nH}$  の一般的な  $100\ \mu\text{F}$  電解コンデンサのインピーダンスと周波数の関係を示しています。約  $10\ \text{kHz}$  未満の周波数では、コンデンサはほぼ理想的です。 $10\ \text{kHz} \sim 1\ \text{MHz}$  の間（ほとんどのスイッチング・レギュレータ IC のスイッチング周波数範囲）では、インピーダンスは ESR によって  $0.2\ \Omega$  に制限されます。約  $1\ \text{MHz}$  を超えると、ESL が  $20\ \text{nH}$  であるため、コンデンサはインダクタのように振る舞います。

これらの値は電解コンデンサの実際の種類（アルミニウム汎用、アルミニウム・スイッチング型、タンタル、有機半導体）に応じていくらか変化しますが、代表的な値であり、スイッチング・レギュレータでのコンデンサの限界を理解することの重要性を示しています。

電解コンデンサのインピーダンス特性から、出力コンデンサの ESR および ESL が、スイッチング・レギュレータの出力リップル電流により生じるピーク to ピーク出力電圧リップルを決定することは明らかです。

ほとんどの電解コンデンサでは、ESR は低温で著しく悪化し、 $-55\text{ }^{\circ}\text{C}$  では室温に比較して 4 ~ 6 倍にもなります。ESR が性能に影響を及ぼす回路では、この低温での特性が問題になることがあります。ある種の電解型はこの問題に対処しています。例えば、HFQ スイッチング型では、 $100\text{ kHz}$  で  $-10\text{ }^{\circ}\text{C}$  の ESR は室温時の 2x 以下です。OS-CON 電解型では、ESR 対温度特性は比較的平坦です。

$10\text{ kHz} \sim 100\text{ MHz}$  の周波数範囲で使用可能なコンデンサとしては、誘電体の種類でおおまかに区別すると、**電解**、**フィルム**、**セラミック**の 3 種類があります。これらはさらに細かく分類できます。コンデンサ特性の概要を図 9.58 の表に示します。

	Aluminum Electrolytic (General Purpose)	Aluminum Electrolytic (Switching Type)	Tantalum Electrolytic	OS-CON Electrolytic	Polyester (Stacked Film)	Ceramic (Multilayer)
Size	100 $\mu\text{F}$	120 $\mu\text{F}$	120 $\mu\text{F}$	100 $\mu\text{F}$	1 $\mu\text{F}$	0.1 $\mu\text{F}$
Rated Voltage	25 V	25 V	20 V	20 V	400 V	50 V
ESR	0.6 $\Omega$ @ 100 kHz	0.18 $\Omega$ @ 100 kHz	0.12 $\Omega$ @ 100 kHz	0.02 $\Omega$ @ 100 kHz	0.11 $\Omega$ @ 1 MHz	0.12 $\Omega$ @ 1 MHz
Operating Frequency (*)	$\cong 100\text{ kHz}$	$\cong 500\text{ kHz}$	$\cong 1\text{ MHz}$	$\cong 1\text{ MHz}$	$\cong 10\text{ MHz}$	$\cong 1\text{ GHz}$

(\*) Upper frequency strongly size and package dependent

図 9.58: コンデンサ選択の指針

電解型のグループは、広範囲の値、高い静電容量対体積比、広範囲の動作電圧という点で優れた、コスト効率の高い、低周波用部品です。このグループには汎用アルミ電解型がありますが、 $10\text{ V}$  以下から約  $500\text{ V}$  までの電圧に対応し、 $1\text{ F}$  から数千  $\mu\text{F}$  までの容量（ケース・サイズに比例）の製品があります。すべての電解コンデンサには極性があるため、 $1\text{ V}$  以上の逆バイアス電圧には耐えることができず損傷します。

このグループには比較的大きな漏れ電流（数十  $\mu\text{A}$  まで、設計仕様に大きく依存）もあります。

一般的な電解型のグループには**タンタル型**もありますが、一般に 100 V 以下の電圧に限られ、容量も 500  $\mu\text{F}$  以下です（文献 8 参照）。同じ容量では、タンタルのほうが汎用電解型よりも静電容量対体積比が高く、また周波数範囲が広く、ESR が小さくなります。タンタルは一般に標準的な電解コンデンサよりも高価であり、またサージ電流やリップル電流に関して慎重に取り扱う必要があります。

アルミ電解コンデンサには**スイッチング型**が存在し、低損失で、数百 kHz までの周波数で高パルス電流に対応するよう設計されています（文献 9 参照）。この型のコンデンサは高周波数のフィルタリング用途でタンタル型と直接競合しますが、広い範囲の値をとり得るという利点を持ちます。

より特殊化された高性能アルミ電解コンデンサは有機半導体電解質を使用します（文献 10 参考）。OS-CON コンデンサは他の電解型よりもかなり低い ESR および高周波数範囲に対応し、さらに低温での ESR の悪化が少ないという特徴を備えています。

**フィルム・コンデンサ**は非常に広範囲の値が選択でき、ポリエステル、ポリカーボネート、ポリプロピレン、ポリスチレンなどの各種誘電体を使用したものがあります。これらのフィルムは低誘電率なので体積効率が非常に悪く、例えば 10  $\mu\text{F}/50\text{ V}$  のポリエステル・コンデンサは実に手のひらサイズにもなります。蒸着電極は（箔電極とは対照的に）サイズの低減に役立ちますが、フィルム型の中で最大の誘電率を持つもの（ポリエステル、ポリカーボネート）で、最小の電圧定格（50 V）で最も薄いフィルムを使用した場合でさえ電解型より大型になります。フィルム型が優れている点は低誘電損失ですが、フィルタリング・スイッチャにとっては必ずしも実際的な利点とはいえません。例えば、フィルム・コンデンサの ESR は 10 m $\Omega$  以下になることがあり、またフィルムは一般に非常に大きい Q を持ちます。実際、これはフィルタでスプリアス問題を引き起し、減衰部品を必要とすることがあります。

フィルム・コンデンサは一般に巻回型構造を使用するので誘導性となり、高周波でのフィルタリングの効果を制限することがあります。スイッチング・レギュレータのフィルタには、無誘導性のフィルム・コンデンサのみが有用なのは明らかです。無誘導性を示すコンデンサには**積層フィルム型**があり、誘電体と板材を層に重ねて巻きとった大きなドラムから、二者を重ね合わせたまま直線状の板を切り出すようにコンデンサのサイズに切り出されます。この技術により、従来のリード付きの板状コンデンサに低インダクタンスという長所が付与されず（文献 9、10、11 参照）。高周波効果を最大にするには、リード長は最小にすべきことは明らかです。スイッチング電源に特化して設計された大電流ポリカーボネート・フィルム型も存在し、ESL を最小化するための各種の低インダクタンス終端付きのものがあります（文献 12 参考）。

電気的および物理的なサイズに応じて、10 MHz をはるかに超える周波数でもフィルム・コンデンサは使用できます。最高周波数では、積層フィルム型のみを考慮すべきです。一部のメーカーは現在、リードレス表面実装型パッケージを供給しており、リード長インダクタンスを排除できます。

セラミックは、小型、低損失、High-k 高誘電体素材（X7R および Z5U）による数  $\mu\text{F}$  までの静電容量、200V の最大電圧定格、といった点で、しばしば数 MHz 以上で使用されるコンデンサ材料です（文献 8 のセラミック型グループを参照）。NP0（COG と呼ばれる）型は低誘電率素材を使用し、TC が公称ゼロ、および低電圧係数（安定性の劣る high-K 型とは異なる）という特徴があります。NP0 型は  $0.1 \mu\text{F}$  以下に制限されますが、さらに実用上は上限値は  $0.01 \mu\text{F}$  とされています。

多層セラミック「チップ・コンデンサ」は、インダクタンスがきわめて小さいためほぼ最適な RF バイパスが得られるという理由で、10 MHz 以上でのバイパス／フィルタリング用途には広く用いられています。小容量の場合、セラミックのチップ・コンデンサは 1 GHz までの動作周波数に対応します。高周波用途では、必要な最高周波数より高い自己共振周波数を持った値を選択するのが適当です。

電解コンデンサのリプル電流定格はレギュレータのスイッチング用途では無視することはできません。なぜなら、リニア・レギュレータとは異なり、スイッチング・レギュレータではコンデンサに大きな交流電流が流れるからです。交流電流は、誘電体材料を加熱させ、コンデンサの温度依存特性を変化させることがあります。また、コンデンサはリプル電流によって発生する高温で機能しなくなる可能性があります。幸いなことに、ほとんどのメーカーはリプル電流定格の情報を提供しているため、理解していればこの問題は回避できます。

正確なリプル電流の計算は面倒で、複雑なスイッチング・レギュレータの波形の場合は特に面倒です。しかし、近似値の概算は可能であり、近似値レベルの正確さで十分です。最初に降圧型コンバータの入出力電流について考えてみましょう（図 9.59 を参照）。入力コンデンサのリプル電流の RMS（二乗平均平方根）は、ピーク to ピーク振幅が  $I_{\text{OUT}}$  に等しい方形波で近似できます。したがって、この方形波の RMS 値は  $I_{\text{OUT}}/2$  となります。出力コンデンサの電流波形は、ピーク to ピーク振幅が  $0.2 \cdot I_{\text{OUT}}$  に等しい鋸波で近似できます。したがって、この鋸波の RMS 値は、およそ  $0.2 \cdot I_{\text{OUT}}/\sqrt{12}$ 、あるいは  $0.06 \cdot I_{\text{OUT}}$  となります。

昇圧コンバータでも同様に（図 9.60 に示す波形を参照）、入力コンデンサのリプル電流の RMS は  $0.06 \cdot I_{\text{IN}}$  となり、出力リプル電流の RMS は  $0.5 \cdot I_{\text{IN}}$  となります。これらの昇圧コンバータの式は、 $I_{\text{IN}} = I_{\text{OUT}} (V_{\text{OUT}}/V_{\text{IN}})$  という関係を使用して、出力電流  $I_{\text{OUT}}$  で表すこともできます。いずれの場合でも、入力電圧の最小予想値のときに入力電流が最大値になるので、その値を使用する必要があります。

実際には、25% の安全係数を上記の計算に追加して、さらに低減する必要があります。実際のアプリケーション、特に表面実装部品を使用した場合は、1 個のコンデンサのみで容量値、ESR、リプル電流の要件を満たすのは不可能です。等しい値のコンデンサを多数並列接続すると、実効静電容量を増加し、ESL および ESR を減少できるので、実現可能な選択肢です。加えて、リプル電流も個々のコンデンサに配分されます。




図 9.59: 降圧コンバータの入出力コンデンサ  
RMS リップル電流の近似




図 9.60: 昇圧コンバータの入出力コンデンサ  
RMS リップル電流の近似

一部の電解コンデンサ・メーカーは、AVX TPS シリーズ（文献 14 参考）、あるいは Sprague 595D シリーズ（文献 15 参考）などの低 ESR 表面実装型デバイスを提供しています。低 ESR スルーホール実装型電解コンデンサは、パナソニックの HFQ シリーズ（文献 16 参考）および OS-CON シリーズ（文献 17 参考）があります。


スイッチング・レギュレータの出力フィルタリング

スイッチング・レギュレータの出力電圧リップルを最小にするために、フィルタの追加がしばしば必要になります。多くの場合、ESR を低減するには、フィルタを追加するほうが単に主出力コンデンサに並列コンデンサを追加するより効率的です。

昇圧コンバータの出力リップル電流はパルス状ですが、降圧コンバータの場合は鋸波です。いずれにせよ、出力リップル電流の高周波成分は、小さなインダクタ (2 μH ~ 10 μH 程度で、後ろに低 ESR コンデンサを付加) で除去できます。図 9.61 は、スイッチング周波数が  $f$  であるスイッチング・レギュレータの出力に簡単な LC フィルタを追加した構成を示しています。一般に、スイッチング周波数リップルをフィルタリングする場合には、フィルタ・コンデンサの実際の値は ESR ほど重要ではありません。例えば、100 μF のコンデンサのリアクタンスは 100 kHz でほぼ 0.016 Ω であり、使用可能な ESR よりはるかに小さな値です。

コンデンサの ESR およびインダクタのリアクタンスは、約  $2\pi fL/ESR$  の係数でリップル電圧を減衰させます。図 9.61 に示す例では、10 μH のインダクタおよび ESR が 0.2 Ω のコンデンサを使用しています。この組み合わせは、出力リップルをおよそ 1/32 に減衰させます。

インダクタのコア材料は重要ではありませんが、負荷電流に対応できるかは検討すべきです。また、直流抵抗については、負荷電流によってその両端で大きな電圧降下が生じないように十分に小さくなくてはなりません。



**Example:** ESR = 0.2Ω , L = 10μH , f = 100kHz

**ATTENUATION = 32**

図 9.61: スイッチング・レギュレータの出力フィルタリング

スイッチング・レギュレータの入力フィルタリング

降圧コンバータの入力リップル電流はパルス状ですが、昇圧コンバータの場合は鋸波です。スイッチング周波数や他のより高い周波数成分が主電源のリップル電流に影響を与えないように、追加のフィルタリングが必要になることがあります。

これは、図 9.62 に示すように、レギュレータの主入力コンデンサと直列に小さなインダクタを付加することによって容易にできます。このインダクタのリアクタンスは、スイッチング周波数において、入力コンデンサの ESR と共に分圧器を形成します。このインダクタは、入力用の主電圧源からの低周波数成分および高周波数成分を阻止します。スイッチング周波数  $f$  におけるリップル電流の減衰は、およそ  $2\pi fL/ESR$  になります。




図 9.62: スイッチング・レギュレータの入力フィルタリング

参考文献

1. Irving M. Gottlieb, **Power Supplies, Switching Regulators, Inverters, and Converters, Second Edition**, McGraw Hill (TAB Books), 1994.
2. Marty Brown, **Practical Switching Power Supply Design**, Academic Press, 1990.
3. Marty Brown, **Power Supply Cookbook**, Butterworth-Heinemann, 1994.
4. John D. Lenk, **Simplified Design of Switching Power Supplies**, Butterworth-Heinemann, 1995.
5. Keith Billings, **Switchmode Power Supply Handbook**, McGraw-Hill, 1989.
6. George Chryssis, **High-Frequency Switching Power Supplies: Theory and Design, Second Edition**, McGraw-Hill, 1989.
7. Abraham I. Pressman, **Switching Power Supply Design**, McGraw-Hill, 1991.
8. “Tantalum Electrolytic and Ceramic Families” , Kemet Electronics, Box 5828, Greenville, SC, 29606, 803-963-6300.
9. Type HFQ Aluminum Electrolytic Capacitor and Type V Stacked Polyester Film Capacitor, Panasonic, 2 Panasonic Way, Secaucus, NJ, 07094, 201-348-7000.
10. **OS-CON Aluminum Electrolytic Capacitor 93/94 Technical Book**, Sanyo, 3333 Sanyo Road, Forest City, AK, 72335, 501-633-6634.
11. Ian Clelland, “Metalized Polyester Film Capacitor Fills High Frequency Switcher Needs,” **PCIM**, June, 1992.
12. Type 5MC Metallized Polycarbonate Capacitor, Electronic Concepts, Inc., Box 1278, Eatontown, NJ, 07724, 908-542-7880.
13. Walt Jung, Dick Marsh, “Picking Capacitors, Parts 1 and 2,” Audio, February, March, 1980.

コンデンサの製造元:

14. AVX Corporation, 801 17<sup>th</sup> Ave.S., Myrtle Beach, SC 29577, 803-448-9411.
15. Sprague, 70 Pembroke Road, Concord, NH 03301, 603-224-1961.
16. Panasonic, 2 Panasonic Way, Secaucus, NJ 07094, 201-392-7000.
17. Sanyo Corporation, 2001 Sanyo Ave., San Diego, CA 92173, 619-661-6835
18. Kemet Electronics, Box 5828, Greenville, SC 29606, 803-963-6300

インダクタの製造元:

19. Coiltronics, 6000 Park of Commerce Blvd., Boca Raton, FL 33487, 407-241-7876.

20. Sumida, 5999 New Wilke Rd. Suite 110, Rolling Meadow, IL.60008, 847-956-0666.
21. Pulse Engineering, 12220 World Trade Drive, San Diego, CA 92128, 619-674-8100.
22. Gowanda Electronics, 1 Industrial Place, Gowanda, NY 14070, 716-532-2234.
23. Coilcraft, 1102 Silver Lake Rd., Cary, IL 60013, 847-639-2361.
24. Dale Electronics, Inc., E. Highway 50, P.O.Box 180, Yankton, SD 57078, 605-665-9301.
25. Hurricane Electronics Lab, 331 N. 2260 West, P.O.Box 1280, Hurricane, UT 84737, 801-635-2003.

**コアの製造元:**

26. Magnetics, P.O.Box 391, Yankton, SD 16003, 412-282-8282.

**MOSFET の製造元:**

27. International Rectifier, 233 Kansas Street, El Segundo, CA 90245, 310-322-3331.
28. Motorola Semiconductor, 3102 North 56<sup>th</sup> Street, MS56-126, Phoenix, AZ 85018, 800-521-6274.
29. Siliconix Inc., 2201 Laurelwood Road, P.O.Box 54951, Santa Clara, CA 95056, 408-988-8000.

**ショットキー・ダイオードの製造元:**

30. General Instrument, Power Semiconductor Division, 10 Melville Park Road, Melville, NY 11747, 516-847-3000.
31. International Rectifier, 233 Kansas Street, El Segundo, CA 90245, 310-322-3331.
32. Motorola Semiconductor, 3102 North 56<sup>th</sup> Street, MS56-126, Phoenix, AZ 85018, 800-521-6274.

注意:

9.3: スイッチド・キャパシタ電圧コンバータ

はじめに

前のセクションでは、エネルギー伝達および電圧変換を行うためにインダクタを使用する方法について説明しました。このセクションでは、コンデンサを用いてエネルギー伝達および電圧変換を行うスイッチド・キャパシタ電圧コンバータを取り扱います。

最も一般的なスイッチド・キャパシタ電圧コンバータには、図 9.63 に示すように、電圧インバータおよび電圧ダブラー（倍電圧）回路の 2 種類があります。電圧インバータではスイッチング・サイクルの前半では、チャージ・ポンプ・コンデンサ C1 が入力電圧まで充電されます。スイッチング・サイクルの後半では電圧が反転し、それがコンデンサ C2 および負荷に印加されます。出力電圧は入力電圧を反転した形になり、平均入力電流は出力電流にほぼ等しくなります。スイッチング周波数は必要な外付けコンデンサのサイズに影響し、スイッチング周波数が高くなるほど小さなコンデンサを使用できます。デューティ・サイクル - スwitching 周期全体に対する C1 の充電時間の比 - は、通常 50 % です。これは、一般にこの比のときに最適な電荷移動効率が得られるためです。




図 9.63: 基本的なスイッチド・キャパシタ型の電圧インバータおよび電圧ダブラー

起動時の最初の過渡状態の後に定常状態に達したときに、チャージ・ポンプ・コンデンサが各スイッチング・サイクルごとに出力コンデンサに供給するのは少量の電荷のみです。供給する電荷の量は、負荷電流およびスイッチング周波数に依存します。ポンプ・コンデンサが入力電圧で充電される間、出力コンデンサ C2 は負荷電流を供給します。C2 から流れる負荷電流は、出力電圧リップルの成分に応じて出力電圧を低下させます。

スイッチング周波数が高くなるほど、より小容量のコンデンサで同量の低下にすることができます。しかし、スイッチング速度やスイッチング損失には実用上の制限が存在するため、スイッチング周波数は一般には数百 kHz に制限されます。

電圧ダブラーはインバータと同様の動作をします。ただし、放電サイクルの間はポンプ・コンデンサが入力電圧と直列に入るので、倍電圧機能が実現できます。電圧ダブラーでは、平均入力電流は平均出力電流のおよそ 2 倍です。

基本的なインバータやダブラーの回路には出力電圧レギュレーション機能はありませんが、レギュレーション機能を追加する技術は存在し、ADP3603/ADP3604/ADP3605/ADP3607 に実装されています。

スイッチド・キャパシタ技術は、インダクタ・ベースのスイッチング・レギュレータに対して利点と欠点があります。明らかに重要な利点は、インダクタおよびそれに関連する磁気設計上の課題がなくなることです。また、これらのインバータやダブラーは一般に、ノイズが比較的 low、放射 EMI も最小です。応用回路が単純になり、通常は 2 ~ 3 個の外付けコンデンサを必要とするのみです。インダクタが不要なので、同等のスイッチング・レギュレータよりも PCB 上の実装部品の高さを最終的に低くできます。これは、ディスプレイ・パネルなど多くの用途で重要な利点です。

スイッチド・キャパシタ・インバータは低コストかつコンパクトであり、90 % 以上の効率を達成できます。しかし、出力電流がコンデンサの容量およびスイッチの電流伝達能力によって制限されるのは明らかです。標準的なスイッチド・キャパシタ・インバータ IC の最大出力電流は約 150 mA です。

- No Inductors!
- Minimal Radiated EMI
- Simple Implementation: Only 2 External Capacitors (Plus an Input Capacitor if Required)
- Efficiency > 90% Achievable
- Optimized for Doubling or Inverting Supply Voltage - Efficiency Degrades for Other Output Voltages
- Low Cost, Compact, Low Profile (Height)
- Parts with Voltage Regulation are Available:  
ADP3603/ADP3604/ADP3605/ADP3607

図 9.64: スイッチド・キャパシタ電圧コンバータの利点

スイッチド・キャパシタ電圧コンバータは、同等機能のスイッチング・レギュレータとは異なり、広範囲の入出力電圧比で高効率というわけではありません。入出力電流比は基本的な電圧変換方式によって変わり（すなわち、ダブラーでは 2 倍、インバータでは反転）、2 倍にした電圧または反転した電圧をレギュレーション機能で低減するかどうかとは無関係です。

したがって、出力電圧振幅がダブラーの場合は  $2 \cdot V_{IN}$  未満、インバータの場合は  $|V_{IN}|$  未満ではコンバータ内の電力消費が増加し、それに比例して効率が低下します。

電圧インバータは、正の主電圧に加え、比較的小電流の負電圧が必要な場合に有効です。これは、若干数の高性能部品が負電圧を必要とするような単一電源システムにあてはまります。同様に、電圧ダブラーは、主電源電圧より高い電圧が必要とされる低電流用途で有効です。

### コンデンサを使用した電荷移動

スイッチド・キャパシタ電圧コンバータの詳細をよく理解するには、コンデンサの（理論と実際の）基本を知ることが必要です。図 9.65 は、理論上のコンデンサおよびその実際を示しています。コンデンサが電圧  $V$  に充電されると、コンデンサに蓄えられる全電荷  $q$  は、 $q = CV$  で与えられます。実際のコンデンサには、図に示すように等価直列抵抗（ESR）および等価直列インダクタンス（ESL）がありますが、これらの寄生成分は電荷を蓄積するコンデンサの能力には影響しません。しかしこれらは、スイッチド・キャパシタ電圧コンバータの全体的な効率に、大きな影響を与えることがあります。




図 9.65: コンデンサに蓄えられる電荷

図 9.66 (A) に示すように、理想的なコンデンサが理想的な電圧源によって充電される場合は、単位インパルス電流に応答して、コンデンサ充電が瞬時に立ち上がります。実際の回路（図 9.66 (B)）には、コンデンサの等価直列抵抗（ESR）のほか、スイッチ（ $R_{sw}$ ）の抵抗があります。また、コンデンサには等価直列インダクタンス（ESL）もあります。さらに、充電電流経路にも実効直列インダクタンスがありますが、これは適切な部品レイアウト技法を用いて最小化できます。

これらの寄生成分はピーク電流を制限し、また図に示すように電荷転送時間を増加させる作用もします。標準的なスイッチ抵抗は  $1\ \Omega \sim 50\ \Omega$ 、また ESR は  $50\ \text{m}\Omega \sim 200\ \text{m}\Omega$  の範囲です。標準的なコンデンサの値は、ほぼ  $0.1\ \mu\text{F} \sim 10\ \mu\text{F}$ 、標準的な ESL は  $1\ \text{nH} \sim 5\ \text{nH}$  の範囲です。コンデンサの RLC 等価回路では不足制動または過制動となる場合がありますが、スイッチ抵抗が比較的大きな場合には、一般に最終的な出力電圧応答は過剰減衰になります。




図 9.66: 電圧源からのコンデンサの充電

電荷保存則では、2 個のコンデンサを並列接続した場合の合計の電荷は、元のコンデンサの電荷の合計に等しいとされています。図 9.67 では、2 個のコンデンサ  $C_1$  および  $C_2$  はそれぞれ電圧  $V_1$ 、 $V_2$  に充電されています。スイッチを閉じると、電流のインパルスが流れ、電荷が再配分されます。2 個のコンデンサを並列接続した合計電荷は  $q_T = C_1 \cdot V_1 + C_2 \cdot V_2$  となります。この電荷は 2 個のコンデンサに配分されるため、並列接続両端の新しい電圧  $V_T$  は  $q_T / (C_1 + C_2)$ 、あるいは以下ようになります。

$$V_T = \frac{q_T}{C_1 + C_2} = \frac{C_1 \cdot V_1 + C_2 \cdot V_2}{C_1 + C_2} = \left( \frac{C_1}{C_1 + C_2} \right) V_1 + \left( \frac{C_2}{C_1 + C_2} \right) V_2 \quad \text{式 9-73}$$

この原理は、図 9.68 に示す単純なチャージ・ポンプ回路に適用できます。この回路はダブラーでもインバータでもなく、電圧複製器にすぎないことに注意してください。ポンプ・コンデンサは  $C_1$  であり、 $C_2$  の初期電荷はゼロです。

ポンプ・コンデンサは最初に  $V_{IN}$  に充電されます。これが  $C_2$  に接続されると、電荷が再配分され、出力電圧が  $V_{IN}/2$  になります ( $C_1 = C_2$  と仮定)。2 番めの転送サイクルで、出力電圧は  $V_{IN}/2 + V_{IN}/4$  に上昇します。3 番めの転送サイクルで、出力電圧は  $V_{IN}/2 + V_{IN}/4 + V_{IN}/8$  に上昇します。波形は、出力電圧が指数関数的に  $V_{IN}$  に接近している様子を示しています。




図 9.67: コンデンサ間での電荷の再配分




図 9.68: 連続スイッチング

図 9.69 は、ポンプ・コンデンサ C1 が、電圧源 V1 と負荷に並列接続された C2 との間で連続的に切り替わっているところを示しています。図では定常状態に達した後の状態を示しています。各サイクルごとに転送される電荷は  $\Delta q = C1(V1 - V2)$  となります。この電荷はスイッチング周波数 f で転送されます。これは次に示す平均電流（電流 = 単位時間あたりに転送される電荷）に対応します。

$$I = f \Delta q = f C1(V1 - V2) \quad \text{式 9-74}$$

あるいは

$$I = \frac{V1 - V2}{\frac{1}{f \cdot C1}} \quad \text{式 9-75}$$




図 9.69: 連続スイッチング、定常状態

$1/f \cdot C1$  は電圧源と負荷の間に接続された等価抵抗 "R" とみなせることに注目してください。この仮想的な抵抗 "R" では、スイッチのオン抵抗およびコンデンサの ESR の値をいくら小さく抑えても、そこで必ず電力が消費されます。（この後で説明するように、コンデンサの ESR およびスイッチのオン抵抗が電力損失を生じることにご注意してください。）

標準的なスイッチド・キャパシタ電圧インバータでは、100 kHz でスイッチングされる 10  $\mu$ F の静電容量は "R" = 1  $\Omega$  に相当します。周波数を高くして "R" を最小化すれば、回路の電力損失も最小にできることは明らかです。しかし、スイッチング周波数を高くすると、スイッチング損失が増大する傾向にあります。

そのため、スイッチド・キャパシタの最適な動作周波数はプロセスおよびデバイスに大きく依存します。各デバイスの具体的な推奨周波数は、それぞれのデータシートに記載されています。

非安定化スイッチド・キャパシタ型インバータおよびダブラーの実装

非安定化スイッチド・キャパシタ型インバータの実装を図 9.70 に示します。以前の図に示した SPDT スイッチは実際には 2 つの SPST スイッチで構成されていることに注意してください。制御回路は、発振器およびスイッチ駆動信号発生器で構成されます。スイッチド・キャパシタ型のほとんどのインバータ IC およびダブラー IC には、スイッチや発振器のみでなく、すべての制御回路が含まれています。ポンプ・コンデンサ C1、および負荷コンデンサ C2 は外部に置かれます。入力コンデンサは図示していませんが、スイッチング過渡電流に含まれる周波数で低信号源インピーダンスを確実にするために一般に入力コンデンサが必要になります。




図 9.70: スイッチド・キャパシタ電圧インバータ




図 9.71: 電圧コンバータに使用されるスイッチ

スイッチド・キャパシタ電圧コンバータ IC に使用されるスイッチは、図 9.71 に示すように CMOS またはバイポーラです。標準的な CMOS プロセスでは、オン抵抗の低い MOSFET スイッチを発振器や他の必要な制御回路と一緒に製造できます。バイポーラ・プロセスも使用されますが、コストがかさみ、消費電力も増加します。

電圧インバータおよび電圧ダブラーのダイナミック動作

スイッチド・キャパシタ電圧インバータの定常状態における電流および電圧の波形を図 9.72 に示します。入力電流波形 (A) の平均値は  $I_{OUT}$  に等しくなります。ポンプ・コンデンサが入力に接続されているときは充電電流が流れます。この充電電流の初期値は、 $C1$ 、 $C1$  の ESR、およびスイッチのオン抵抗の端子間の初期電圧に依存します。スイッチング周波数、スイッチ抵抗、およびコンデンサの ESR により、充電電流のピーク振幅は通常は  $2.5 \cdot I_{OUT}$  未満に制限されます。 $C1$  が充電されるのに従って、充電電流は指数関数的に減衰していきます。図 9.72 の波形では、コンデンサ  $C1$ 、スイッチ抵抗、および  $C1$  の ESR に起因する時定数はスイッチング周期 ( $1/f$ ) の数倍であることを前提としています。時定数が小さいほど、ピーク電流が増加し、また充電/放電波形の傾きも増大します。時定数を大きくすると、起動時間が長くなり、より大容量のより高価なコンデンサが必要となります。図 9.72 (A) に示す状態では、入力電流のピーク値は  $2 \cdot I_{OUT}$  よりわずかに大きくなっています。




図 9.72: 電圧インバータの波形

C1 の出力電流波形を図 9.72 (B) に示します。C1 が出力コンデンサに接続されると、出力コンデンサ電流はほぼ  $2 \cdot I_{OUT}$  までステップ状に上昇します。したがって、図 9.72 (C) に示すように、この電流ステップは  $2 \cdot I_{OUT} \cdot ESR_{C2}$  に等しい出力電圧ステップを生じます。ステップ変化後、C2 は  $I_{OUT}/2f \cdot C2$  に等しい量だけ直線的に充電されます。C1 を入力への接続に戻すと、図に示すようにリップル波形は方向を反転します。したがって、ピーク to ピーク出力リップル電圧の合計は次のようになります。

$$V_{RIPPLE} \approx 2I_{OUT} \cdot ESR_{C2} + \frac{I_{OUT}}{2f \cdot C2} \quad \text{式 9-76}$$





図 9.73: 電圧ダブラーの波形

単純な電圧ダブラーの電流および電圧の波形を図 9.73 に示しますが、インバータの波形と似ています。実際のスイッチド・キャパシタ電圧コンバータ/ダブラーの、標準的な電圧リップルは 25 mV ~ 100 mV の範囲ですが、フィルタリングによって低減できます。

入力電流波形は  $2 \cdot I_{OUT}$  の平均値を持つことに注意してください。なぜなら、 $V_{IN}$  は、C1 の充電サイクル中は C1 に、C1 の放電サイクル中は負荷に接続されるからです。リップル電圧の式は電圧インバータの式と同一です。

スイッチド・キャパシタ電圧コンバータの電力損失

スイッチド・キャパシタ電圧インバータにおける各種の電力損失源を図 9.74 に示します。固有のスイッチド・キャパシタ抵抗 "R" = 1/f\*C1 に加え、各スイッチに関連した抵抗およびコンデンサの ESR が存在します。静止電力消費  $I_q \cdot V_{IN}$  も電力損失源に含める必要があります。ここで、 $I_q$  は IC それ自体に流れる静止電流です。



$$P_{LOSS} = I_{OUT}(V_{IN} - V_{OUT}) + I_q V_{IN}$$

$$= I_{OUT}^2 \cdot R_{OUT} + I_q V_{IN}$$

$$R_{OUT} \approx 8R_{SW} + 4ESR_{C1} + \frac{1}{f \cdot C1} + ESR_{C2}$$

図 9.74: 電圧インバータの電力損失

スイッチング・アームで消費される電力を最初に計算します。C1 が  $V_{IN}$  に接続されているときは、 $2 \cdot I_{OUT}$  の電流がスイッチ抵抗 ( $2R_{SW}$ ) および C1 の ESR である  $ESR_{C1}$  を流れます。C1 が出力に接続されているときは、 $2 \cdot I_{OUT}$  の電流が C1、 $2R_{SW}$ 、 $ESR_{C1}$  を流れ続けます。したがって、これらの抵抗には常に  $2 \cdot I_{OUT}$  の RMS 電流が流れているため、スイッチング・アームにおける電力消費を生じます。

$$P_{SW} = (2 \cdot I_{OUT})^2 \times (2 \cdot R_{SW} + ESR_{C1}) = I_{OUT}^2 \times (8R_{SW} + 4ESR_{C1}) \quad \text{式 9-77}$$

こうした純粋な抵抗損失に加え、 $I_{OUT}$  の RMS 電流がスイッチド・キャパシタ C1 の「抵抗」を流れ、次に示す追加の損失を生じます。

$$P_{C1} = I_{OUT}^2 \cdot R_{C1} = I_{OUT}^2 \cdot \frac{1}{f \cdot C1} \quad \text{式 9-78}$$

$ESR_{C2}$  を流れる RMS 電流は  $I_{OUT}$  で、次に示す電力消費を生じます。

$$P_{ESR_{C2}} = I_{OUT}^2 \times ESR_{C2} \quad \text{式 9-79}$$

すべての抵抗での電力消費を静止電力消費に加えると、次式になります。

$$P_{LOSS} = I_{OUT}^2 \times \left( 8R_{SW} + 4ESR_{C1} + ESR_{C2} + \frac{1}{f \cdot C1} \right) + I_q V_{IN} \quad \text{式 9-80}$$


図に示すように、すべての抵抗損失を等価的な  $R_{OUT}$  にまとめることができます。

$$R_{OUT} \approx 8R_{SW} + 4ESR_{C1} + \frac{1}{f \cdot C1} + ESR_{C2} \quad \text{式 9-81}$$

スイッチ抵抗の標準値は  $1 \Omega \sim 20 \Omega$  であり、ESR は  $50 \text{ m}\Omega \sim 200 \text{ m}\Omega$  です。C1 および f の値は一般に、 $1/f \cdot C1$  の項が  $1 \Omega$  未満になるように選択します。例えば、 $10 \mu\text{F} @ 100 \text{ kHz}$  では " $R$ " =  $1 \Omega$  となります。したがって、ほとんどのインバータにおける電力損失の主な発生源は、スイッチ抵抗およびポンプ・コンデンサや出力コンデンサの ESR となります。

ADP3603/ADP3604/ADP3605/ADP3607 シリーズのレギュレータにはシャットダウン制御ピンがあり、負荷電流が不要なときに有効にできます。シャットダウン機能を有効にすると、静止電流が数十マイクロアンペアまで低減します。

電圧 doubler 回路での電力損失を図 9.75 に示しますが、電力損失の説明については、インバータの場合と同様です。



$$P_{LOSS} = I_{OUT}(2V_{IN} - V_{OUT}) + I_q V_{IN}$$

$$= I_{OUT}^2 \cdot R_{OUT} + I_q V_{IN}$$

$$R_{OUT} \approx 8R_{SW} + 4ESR_{C1} + \frac{1}{f \cdot C1} + ESR_{C2}$$

図 9.75: 電圧 doubler の電力損失

安定化出力スイッチド・キャパシタ型電圧コンバータ

単純なスイッチド・キャパシタ電圧コンバータにレギュレーション機能を追加すると、多くのアプリケーションで非常に使いやすくなります。。スイッチド・キャパシタ・コンバータにレギュレーション機能を追加するには、3種類の方法があります。最も簡単な方法は、スイッチド・キャパシタ/ダブラーの後ろに低ドロップアウト (LDO) 型リニア・レギュレータを追加することです。LDO は安定化出力を提供するほか、スイッチド・キャパシタ・コンバータのリプルを低減します。ただし、この方法では複雑さが増し、LDO のドロップアウト電圧があるため、利用可能な出力電圧が減少します。

レギュレーション機能の次の方法は、出力電圧をリファレンスと比較する誤差アンプの出力を用いてスイッチ制御信号のデューティ・サイクルを変化させる方法です。これはインダクタ・ベースのスイッチング・レギュレータで使用される技術と同様であり、PWM および適切な制御回路を追加する必要があります。ただし、この方法はきわめて非直線的であり、良好なレギュレーション制御を維持するには長い時定数 (すなわち、損失の大きい要素) を必要とします。

スイッチド・キャパシタ電圧コンバータでレギュレーションを行うための、最も簡単で効果的な方法は、図 9.76 に示すように、誤差アンプを使用していずれか 1 つのスイッチのオン抵抗を制御することです。この図では、ADP3603/ADP3604/ADP3605 電圧インバータのブロック図を示しています。これらのデバイスは、+4.5 V ~ +6 V の入力電圧に対して安定化した -3V を出力します。この出力を検出して、 $V_{SENSE}$  ピンを介してデバイスにフィードバックします。出力レギュレーションは、図中の "R<sub>ON</sub> CONTROL" と示されている制御信号によっていずれか 1 つの MOSFET スwitchのオン抵抗を変化させることによって行います。この信号はオン抵抗の制御のみでなく MOSFET のスイッチングも行います。




図 9.76: ADP3603/ADP3604/ADP3605 安定型 -3 V 出力電圧インバータ

ADP3603/ADP3604/ADP3605 シリーズの代表的な応用回路を図 9.77 に示します。通常の動作モードでは、SHUTDOWN ピンをグラウンドに接続します。10 μF コンデンサは、ESR が 150 mΩ 未満のものを使用する必要があります。出力リップル電圧が若干大きくなることを犠牲にすれば 4.7 μF の値も使用できます。図 9.72 に示したリップル電圧の式は、ADP3603/ADP3604/ADP3605 にもあてはまります。ここに示した値を使用すれば、出力電流は全許容範囲にわたって変化するので、標準的なリップル電圧範囲は 25 mV ~ 60 mV となります。

ADP3603/ADP3604/ADP3605 シリーズの安定化出力電圧は、図に示すように、出力と V<sub>SENSE</sub> ピンの間に抵抗を接続することにより、-3 V ~ -V<sub>IN</sub> で変化します。約 30 mA までの出力電流に対してレギュレーションが維持されます。抵抗の値は以下の式で計算します。

$$V_{OUT} = -\left(\frac{R}{5k\Omega} + 3V\right) \quad \text{式 9-82}$$

レギュレーション機能が不要で、非安定化出力電圧を提供する標準インバータとして使用したい場合は、V<sub>SENSE</sub> ピンをグラウンドに接続するだけで十分です。




図 9.77: ADP3603/ADP3604/ADP3605 の -3V 動作時の応用回路

代表的な応用回路を図 9.78 に示します。起動時およびシャットダウン時に正常に動作させるためには、入力を出力に接続するショットキー・ダイオードが必要です。V<sub>SENSE</sub> をグラウンドに接続すると、デバイスは非安定型電圧ダブラーとして動作します。

デバイスの出力電圧は外付け抵抗で調整できます。ADP3607 の出力電圧と抵抗値の関係は次式で与えられます。

$$V_{OUT} = \frac{R}{9.5k\Omega} + 1V, \text{ ただし } V_{OUT} < 2V_{IN} \quad \text{式 9-83}$$

ADP3607 でレギュレーションを維持するには、少なくとも 3V の出力電圧で動作させる必要があります。

ADP3607-5 は 5 V の出力電圧に最適化されていますが、次式を使用し、外付け抵抗によって出力電圧を 5V から  $2 \cdot V_{IN}$  の間で調整できます。

$$V_{OUT} = \frac{2R}{9.5k\Omega} + 5V, \text{ ただし } V_{OUT} < 2V_{IN} \quad \text{式 9-84}$$




図 9.78: ADP3607 の応用回路

調整モードで ADP3607 または ADP3607-5 を使用する場合、良好なレギュレーションを維持するには出力電流を 30 mA 以下にする必要があります。

図 9.79 に示す回路は、ADP3607-5 を 3 倍電圧アプリケーションで使用し、5V 入力から安定化した 12V 出力を生成します。動作は次のとおりです。まず最初に、ADP3607-5 の  $V_{SENSE}$  ピンが接地されていること、および抵抗  $R$  が接続されていない場合を考えてみます。ADP3607-5 の出力は、 $2 \cdot V_{IN}$  の非安定電圧です。ADP3607-5 の  $C_{p+}$  ピンの電圧は、最小値が  $V_{IN}$  で最大値が  $2 \cdot V_{IN}$  である方形波です。 $C_{p+}$  の電圧が  $V_{IN}$  になると、コンデンサ  $C_2$  は、 $V_{OUT1}$  からダイオード  $D_1$  を介して ( $D_1$  ダイオードでの電圧降下を減じた)  $V_{IN}$  に充電されます。 $C_{p+}$  の電圧が  $2 \cdot V_{IN}$  になると、出力コンデンサ  $C_4$  が ( $D_1$  と  $D_2$  のダイオードの電圧降下を減じた) 電圧  $3 \cdot V_{IN}$  に充電されます。

したがって、回路の最終的な非安定化出力電圧、 $V_{OUT2}$  はおよそ  $3 \cdot V_{IN} - 2 \cdot V_D$  となります。ここで、 $V_D$  はショットキー・ダイオードの電圧降下です。

フィードバック抵抗  $R$  を追加することにより、出力電圧  $V_{OUT2}$  の値が  $2 \cdot V_{IN} - 2 \cdot V_D$  と  $3 \cdot V_{IN} - 2 \cdot V_D$  の間で安定化されます。 $R = 33.2 \text{ k}\Omega$  を選択すれば、+5 V の公称入力電圧に対して、+12 V の出力電圧  $V_{OUT2}$  が生成されます。およそ 20 mA までの出力電流に対してレギュレーションが維持されます。




図 9.79: +5 V 入力から +12 V への安定化

