

2ビット、100MHz～30GHzのシリコン・デジタル・アッテネータ

特長

- ▶ 超広帯域周波数範囲：100MHz～30GHz
- ▶ 減衰範囲：16dB ステップ（代表値）で 48dB まで
- ▶ 低挿入損失
 - ▶ 1.6dB (8GHz 時)
 - ▶ 2.2dB (18GHz 時)
 - ▶ 2.9dB (30GHz 時)
- ▶ 減衰精度
 - ▶ $\pm (0.25 + \text{減衰状態の } 3.6\%)$ dB (代表値、8GHz まで)
 - ▶ $\pm (0.10 + \text{減衰状態の } 1.8\%)$ dB (代表値、18GHz まで)
 - ▶ $\pm (0.50 + \text{減衰状態の } 2.8\%)$ dB (代表値、30GHz まで)
- ▶ ステップ誤差（代表値）
 - ▶ $\pm 0.7\text{dB}$ (代表値、8GHz まで)
 - ▶ $\pm 1.0\text{dB}$ (代表値、18GHz まで)
 - ▶ $\pm 1.5\text{dB}$ (代表値、30GHz まで)
- ▶ 高入力直線性
 - ▶ P0.1dB (挿入損失状態) : 30dBm (代表値)
 - ▶ P0.1dB (他の減衰状態) : 30dBm (代表値)
 - ▶ IIP3 : 50dBm (代表値)
- ▶ 大 RF 力電力処理
 - ▶ 平均 30dBm (代表値)
 - ▶ ピーク 33dBm (代表値)
- ▶ RF 振幅のセトリング・タイム（最終 RF_{OUT} の 0.1dB）: 130ns (代表値)
- ▶ 単電源動作をサポート
- ▶ リアクティブ・フェーズの分布が緊密
- ▶ 低周波数スプリアス・シグナルなし
- ▶ パラレル・モード制御、CMOS/LVTTL 互換
- ▶ 20 端子、3.00mm × 3.00mm、ランド・グリッド・アレイ [LGA] パッケージ

アプリケーション

- ▶ 工業用スキャナ
- ▶ 試験および計測器
- ▶ セルラ・インフラストラクチャ：5G 用ミリ波
- ▶ 防衛用無線、レーダー、電子対抗手段 (ECM)
- ▶ マイクロ波無線機、超小型地球局 (VSAT)

機能ブロック図




図 1. 機能ブロック図

概要

ADRF5716 は、48dB の減衰範囲を 16dB ステップで制御する 2 ビット・シリコン・デジタル・アッテネータで、グリッチフリーの動作をサポートします。

このデバイスは 100MHz～30GHz で動作し、2.9dB 未満の低挿入損失と 1.5dB 未満の減衰精度を実現します。ATTIN および ATTOUT ポートには、すべての減衰状態で平均 30dBm、ピーク 33dBm の RF 入力電力処理能力があります。

ADRF5716 は、+3.3V と-3.3V の両電源電圧を必要とし、パラレル・モード制御と、相補型金属酸化膜半導体 (CMOS) / 低電圧トランジスタトランジスタ・ロジック (LVTTL) 互換の制御を備えています。

また、ADRF5716 は、正単電源電圧 (V_{DD}) を印加し、負電源電圧 (V_{SS}) をグラウンドに接続した状態でも、動作できます。詳細については[動作原理](#)のセクションを参照してください。

ADRF5716 の RF ポートは、50Ω の特性インピーダンスにマッチするように設計されています。ADRF5716 は、12 端子、3.00mm × 3.00mm の RoHS 準拠ランド・グリッド・アレイ (LGA) パッケージで提供され、-40°C～+105°C で動作可能です。

目次

| | |
|----------------|----|
| 特長 | 1 |
| アプリケーション | 1 |
| 機能ブロック図 | 1 |
| 概要 | 1 |
| 仕様 | 3 |
| 単電源動作 | 5 |
| 絶対最大定格 | 6 |
| 熱抵抗 | 6 |
| パワー・ディレーティング曲線 | 6 |
| 静電放電（ESD）定格 | 7 |
| ESDに関する注意 | 7 |
| ピン配置およびピン機能の説明 | 8 |
| インターフェイス回路図 | 9 |
| 代表的な性能特性 | 10 |

| | |
|---------------------------|----|
| 挿入損失、リターン・ロス、状態誤差、ステップ誤差、 | |
| リアクティブ・フェーズ | 10 |
| 入力電力圧縮と3次インターーセプト | 12 |
| 動作原理 | 13 |
| RF入出力 | 13 |
| 電源 | 13 |
| パラレル・モード・インターフェイス | 13 |
| アプリケーション情報 | 14 |
| プリント回路基板設計のための推奨事項 | 14 |
| 外形寸法 | 15 |
| オーダー・ガイド | 15 |
| 評価用ボード | 15 |

改訂履歴

5/2024—Rev. 0 to Rev. A

| | |
|---|---|
| Changes to Input at ATTIN or ATTOUT Parameter, Table 1 | 3 |
| Changes to Input at ATTIN and ATTOUT Parameter, Table 2 | 5 |

11/2023—Revision 0: Initial Version

仕様

特に指定のない限り、 50Ω システムに対し、正電源電圧 (V_{DD}) = 3.3V、負電源電圧 (V_{SS}) = -3.3V、制御電圧 (V_{CTRL}) = 0V または V_{DD} 、ケース温度 (T_{CASE}) = 25°C。 V_{CTRL} は LE、D5、D6 ピンの制御電圧を表します。

表 1. 仕様

| Parameter | Symbol | Test Conditions/Comments | Min | Typ | Max | Unit |
|------------------------------|----------------------|--|-----|--|--------|-------------------------------|
| FREQUENCY RANGE | f | | 100 | | 30,000 | MHz |
| INSERTION LOSS | | 100 MHz to 8 GHz 8 GHz to 18 GHz 18 GHz to 30 GHz | | 1.6 2.2 2.9 | | dB |
| RETURN LOSS | | ATTIN and ATTOUT, attenuation state 100 MHz to 8 GHz 8 GHz to 18 GHz 18 GHz to 30 GHz | | 19 21 17 | | dB |
| ATTENUATION | | Between minimum and maximum attenuation states Between any successive attenuation states Referenced to insertion loss 100 MHz to 8 GHz 8 GHz to 18 GHz 18 GHz to 30 GHz | | 48 16 $\pm(0.25 + 3.6\% \text{ of state})$ $\pm(0.10 + 1.8\% \text{ of state})$ $\pm(0.50 + 2.8\% \text{ of state})$ | | dB |
| Step Error | | Between any successive attenuation states 100 MHz to 8 GHz 8 GHz to 18 GHz 18 GHz to 30 GHz | | ± 0.7 ± 1.0 ± 1.5 | | dB |
| RELATIVE PHASE | | Referenced to insertion loss 100 MHz to 8 GHz 8 GHz to 18 GHz 18 GHz to 30 GHz | | 36 80 165 | | Degrees Degrees Degrees |
| SWITCHING | | All attenuation states at input power (P_{IN}) = 10 dBm 10% to 90% of RF output (RF_{OUT}) 50% triggered control to 90% of RF_{OUT} | | 20 50 | | ns ns |
| Rise Time and Fall Time | t_{RISE}, t_{FALL} | | | | | |
| On Time and Off Time | t_{ON}, t_{OFF} | | | | | |
| RF Amplitude Settling Time | | 50% triggered control to 0.1 dB of final RF_{OUT} 50% triggered control to 0.05 dB of final RF_{OUT} | | 130 160 | | ns ns |
| 0.1 dB | | | | | | |
| 0.05 dB | | | | | | |
| RF Phase Settling Time | | $f = 1 \text{ GHz}$ 50% triggered control to 5° of final RF_{OUT} 50% triggered control to 1° of final RF_{OUT} | | 430 450 | | ns ns |
| 5° | | | | | | |
| 1° | | | | | | |
| INPUT LINEARITY ¹ | | 100 MHz to 30 GHz | | | | |
| 0.1 dB Power Compression | $P_{0.1dB}$ | | | | | |
| Insertion Loss State | | | | 30 | | dBm |
| Other Attenuation States | | | | 30 | | dBm |
| Third-Order Intercept | IP3 | Two-tone $P_{IN} = 20 \text{ dBm}$ per tone, $\Delta f = 1 \text{ MHz}$, all attenuation states | | 50 | | dBm |

仕様

表 1. 仕様（続き）

| Parameter | Symbol | Test Conditions/Comments | Min | Typ | Max | Unit |
|---|------------|--|-------|----------|----------|------------------|
| DIGITAL CONTROL INPUTS | | LE, D5, and D6 | | | | |
| Voltage | | | | | | |
| Low | V_{INL} | | 0 | 0.8 | 0.8 | V |
| High | V_{INH} | | 1.2 | 3.3 | 3.3 | V |
| Current | | | | | | |
| Low | I_{INL} | | | -33 | -33 | μA |
| High | I_{INH} | | | <1 | <1 | μA |
| SUPPLY CURRENT | | VDD and VSS | | | | |
| Positive Supply Current LE, D5, and D6 = 0 V | | | 230 | 230 | 230 | μA |
| LE, D5, and D6 = 3.3 V ² | | | 130 | 130 | 130 | μA |
| Negative Supply Current | | | 500 | 500 | 500 | μA |
| RECOMMENDED OPERATING CONDITIONS | | | | | | |
| Supply Voltage | | | | | | |
| Positive | V_{DD} | | 3.15 | 3.45 | 3.45 | V |
| Negative | V_{SS} | | -3.45 | -3.15 | -3.15 | V |
| Digital Control Voltage | | | 0 | V_{DD} | V_{DD} | V |
| RF Power Handling ³ | | $f = 100 \text{ MHz to } 30 \text{ GHz}, T_{CASE} = 85^\circ\text{C}$ ⁴ | | | | |
| Input at ATTIN or ATTOUT | | Steady state average | | 30 | 30 | dBm |
| | | Steady state peak | | 33 | 33 | dBm |
| | | Hot switching | | 30 | 30 | dBm |
| Case Temperature | T_{CASE} | | -40 | +105 | +105 | $^\circ\text{C}$ |

¹ 入力直線性の性能は周波数の増加と共に低下します（図 16～図 18 を参照）。² LE、D5、D6 の状態が異なる組み合わせとなっている場合、正電源電流は 130 μA ～230 μA の間の値になります。³ パワー・ディレーティングと周波数の関係については、図 2 と図 3 を参照してください。ATTIN および ATTOOUT のすべての電力仕様に適用されます。⁴ 105 $^\circ\text{C}$ での動作の場合、電力処理能力は $T_{CASE} = 85^\circ\text{C}$ の仕様から 3dB 低下します。

仕様**単電源動作**

特に指定のない限り、 50Ω システムに対し、 $V_{DD} = 3.3V$ 、 $V_{SS} = 0V$ 、 $V_{CTRL} = 0V$ または V_{DD} 、 $T_{CASE} = 25^\circ C$ 。小信号特性およびバイアス特性は、単電源動作に対し維持されます。

表 2. 単電源動作の仕様

| Parameter | Symbol | Test Conditions/Comments | Min | Typ | Max | Unit |
|----------------------------------|----------------------|--|------|-----|--------|------|
| FREQUENCY RANGE | f | | 100 | | 30,000 | MHz |
| SWITCHING | | All attenuation states at $P_{IN} = 10 \text{ dBm}$ | | | | |
| Rise Time and Fall Time | t_{RISE}, t_{FALL} | 10% to 90% of RF_{OUT} | 100 | | | ns |
| On Time and Off Time | t_{ON}, t_{OFF} | 50% triggered control to 90% of RF_{OUT} | 130 | | | ns |
| RF Amplitude Settling Time | | 50% triggered control to 0.1 dB of final RF_{OUT} | 400 | | | ns |
| 0.1 dB | | $f = 1 \text{ GHz}$ | | | | |
| RF Phase Settling Time | | 50% triggered control to 5° of final RF_{OUT} | 1.2 | | | μs |
| 5° | | 50% triggered control to 1° of final RF_{OUT} | 1.25 | | | μs |
| INPUT LINEARITY | | 100 MHz to 30 GHz | | | | |
| 0.1 dB Power Compression | P0.1dB | | 21 | | | dBm |
| Insertion Loss State | | | 21 | | | dBm |
| Other Attenuation States | | | | | | |
| Third-Order Intercept | IP3 | Two-tone $P_{IN} = 20 \text{ dBm}$ per tone, $\Delta f = 1 \text{ MHz}$, all attenuation states | | | | |
| Insertion Loss State | | | 35 | | | dBm |
| Other Attenuation States | | | 36 | | | dBm |
| RECOMMENDED OPERATING CONDITIONS | | | | | | |
| RF Power Handling | | $f = 100 \text{ MHz to } 30 \text{ GHz}$, $T_{CASE} = 85^\circ C$ | | | | |
| Input at ATTIN and ATTOUT | | Average | 18 | | | dBm |
| | | Peak | 18 | | | dBm |
| | | Hot switching | 18 | | | dBm |
| Case Temperature | T_{CASE} | | -40 | | +105 | °C |

絶対最大定格

推奨動作条件については、表1および表2を参照してください。

表 3. 絶対最大定格

| Parameter | Rating |
|--|----------------------------|
| V_{DD} | -0.3 V to +3.6 V |
| V_{SS} | -3.6 V to +0.3 V |
| Digital Control Inputs | |
| Voltage | -0.3 V to V_{DD} + 0.3 V |
| Current | 3 mA |
| RF Input Power ¹ | |
| Dual Supply ($V_{DD} = 3.3$ V, $V_{SS} = -3.3$ V, $f = 100$ MHz to 30 GHz, and $T_{CASE} = 85^\circ\text{C}$) ² | |
| Average | 31 dBm |
| Peak | 34 dBm |
| Hot Switching | 31 dBm |
| Single Supply ($V_{DD} = 3.3$ V, $V_{SS} = 0$ V, $f = 100$ MHz to 30 GHz, and $T_{CASE} = 85^\circ\text{C}$) ² | |
| Average | 19 dBm |
| Peak | 19 dBm |
| Hot Switching | 19 dBm |
| Unbiased Condition (V_{DD} and $V_{SS} = 0$ V) | 15 dBm |
| Temperature | |
| Junction | 135°C |
| Storage | -65°C to +150°C |
| Reflow | 260°C |

¹ パワー・ディレーティングと周波数の関係については、図2と図3を参照してください。ATTINおよびATTOUTのすべての電力仕様に適用されます。

² 105°Cでの動作の場合、電力処理能力は $T_{CASE} = 85^\circ\text{C}$ での仕様から 3dB 低下します。

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上のデバイス動作を定めたものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板（PCB）の設計と動作環境に直接関連しています。PCB の熱設計には、細心の注意を払う必要があります。

θ_{JC} は、ジャンクションとケース底部（チャンネルとパッケージ底部）の間の熱抵抗です。

表 4. 热抵抗

| Package Type | θ_{JC} ¹ | Unit |
|--------------|----------------------------|------|
| CC-20-9 | 50 | °C/W |

¹ θ_{JC} は、以下の条件でのシミュレーションによって決まります。すなはち、熱伝達は、チャンネルからグラウンド・パッドを通って PCB まで熱伝導のみに起因し、グラウンド・パッドは 85°C の動作温度で一定に保たれるものとします。

パワー・ディレーティング曲線




図 2. パワー・ディレーティングと周波数の関係、 $T_{CASE} = 85^\circ\text{C}$




図 3. パワー・ディレーティングと周波数の関係、 $T_{CASE} = 85^\circ\text{C}$

絶対最大定格

静電放電（ESD）定格

以下の ESD 情報は、ESD に敏感なデバイスを取り扱うために示したものですが、対象は ESD 保護区域内だけに限られます。

ANSI/ESDA/JEDEC JS-001 準拠の人体モデル（HBM）。

ANSI/ESDA/JEDEC JS-002 準拠の帯電デバイス・モデル（CDM）。

ADRF5716 の ESD 定格

表 5. ADRF5716、20 端子 LGA

| ESD Model | Withstand Threshold (V) | Class |
|-------------------------|-------------------------|-------|
| HBM | | |
| ATTIN and ATTOUT Pins | 1000 | 1C |
| Supply and Control Pins | 2000 | 2 |
| CDM | 500 | C2A |

ESD に関する注意



ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明




図 4. ピン配置

表 6. ピン機能の説明

| ピン番号 | 記号 | 説明 |
|--------------------------------|--------|--|
| 1 to 3, 5 to 11, 13, 17, 20 | GND | グラウンド。GND ピンは、PCB の RF グラウンドおよび DC グラウンドに接続する必要があります。 |
| 4 | ATTIN | 減衰器入力。RF ラインの電位が 0V DC に等しい場合は、DC 阻止コンデンサは不要です。インターフェイス回路図については図 5 を参照してください。 |
| 12 | ATTOUT | 減衰器出力。RF ラインの電位が 0V DC に等しい場合は、DC 阻止コンデンサは不要です。インターフェイス回路図については図 5 を参照してください。 |
| 14 | VSS | 負電源入力。インターフェイス回路図については図 8 を参照してください。 |
| 15 | VDD | 正電源入力。インターフェイス回路図については図 7 を参照してください。 |
| 16 | LE | ラッチ・イネーブル入力。詳細については、動作原理のセクションを参照してください。インターフェイス回路図については図 6 を参照してください。 |
| 18 | D5 | 16dB 減衰ビット用制御入力。詳細については、動作原理のセクションを参照してください。インターフェイス回路図については図 6 を参照してください。 |
| 19 | D6 | 32dB 減衰ビット用パラレル制御入力。詳細については、動作原理のセクションを参照してください。インターフェイス回路図については図 6 を参照してください。 |
| | EPAD | 露出パッド。露出パッドは、PCB の RF グラウンドおよび DC グラウンドに接続する必要があります。 |

ピン配置およびピン機能の説明

インターフェイス回路図




図 5. ATTIN ピンおよび ATTOUT ピンのインターフェイス回路図




図 7. VDD ピンのインターフェイス回路図




図 6. LE ピン、D5 ピン、D6 ピンのインターフェイス回路図




図 8. VSS ピンのインターフェイス回路図

代表的な性能特性

挿入損失、リターン・ロス、状態誤差、ステップ誤差、リアクティブ・フェーズ

特に指定のない限り、 50Ω システムに対し、 $V_{DD} = 3.3V$ 、 $V_{SS} = -3.3V$ 、 $V_{CTRL} = 0V$ または V_{DD} 、 $T_{CASE} = 25^{\circ}\text{C}$ 。




図 9. 各種温度での挿入損失と周波数の関係




図 12. 全状態での規格化減衰量と周波数の関係




図 10. 入力リターン・ロスと周波数の関係




図 13. 出力リターン・ロスと周波数の関係




図 11. ステップ誤差と周波数の関係




図 14. 状態誤差と周波数の関係

代表的な性能特性








図 15. リアクティブ・フェーズと周波数の関係

015

代表的な性能特性

入力電力圧縮と3次インターセプト

特に指定のない限り、 50Ω システムに対し、 $V_{DD} = 3.3V$ 、 $V_{SS} = -3.3V$ 、 $V_{CTRL} = 0V$ または V_{DD} 、 $T_{CASE} = 25^{\circ}\text{C}$ 。



動作原理

ADRF5714 は、16dB ステップで 48dB の減衰範囲を備えた 2 ビット固定の減衰器アレイを内蔵しています。内蔵のドライバが減衰器アレイのパラレル・モード制御を行います。

ADRF5716 には、D5 (LSB) と D6 (MSB) の 2 つのデジタル制御入力があり、パラレル・モードで希望の減衰状態を選択できます (図 20 参照)。真理値表については表 7 を参照してください。




図 20. 簡素化した回路図

表 7. 真理値表

| Digital Control Input | | |
|-----------------------|------|------------------------|
| D5 | D6 | Attenuation State (dB) |
| Low | Low | 0 (reference) |
| High | Low | 16 |
| Low | High | 32 |
| High | High | 48 |

RF 入出力

両 RF ポート (ATTIN および ATTOUT) は 0V に DC 結合しており、RF ラインの電位が 0V に等しい場合、RF ポートでの DC 阻止は不要です。

RF ポートは内部で 50Ω に整合しています。そのため、外付けのマッチング部品は不要です。

ADRF5716 は、同じ電力レベルでは双方向動作に対応できます。ATTIN ポートと ATTOUT ポートの電力処理は同一です。表 1 の RF 入力電力の各仕様を参照してください。

ADRF5716 は、単一の正電源電圧を VDD ピンに印加し、VSS ピンをグラウンドに接続した状態でも動作できます。ただし、入力圧縮と入力 3 次インターセプト (表 2 を参照) ポイントにおいて若干の性能低下が生じる可能性があります。

電源

ADRF5716 には、VDD ピンに印加する正電源電圧と、VSS ピンに印加する負電源電圧が必要です。高周波ノイズをフィルタリングするため、電源ラインにバイパス用コンデンサを接続することを推奨します。

理想的なパワーアップ・シーケンスは以下のとおりです。

1. GND を接続します。
2. VDD と VSS に電源を入れます。ランプアップ中に VDD で電流トランジエントが発生しないように、VDD の電源投入後に VSS を電源投入します。
3. デジタル制御入力を印加します。ただし、VDD への給電前にデジタル制御入力に給電すると、内部 ESD 保護構造が意図せず順方向にバイアスされ、損傷する可能性があります。この損傷を防ぐため、 $1k\Omega$ の抵抗を直列に接続して制御ピンに流入する電流を制限してください。VDD のパワー・アップ後にコントローラ出力が高インピーダンス状態になり、制御ピンが有効なロジック状態に駆動されない場合は、プルアップ抵抗またはプルダウン抵抗を接続します。
4. RF 入力信号を ATTIN と ATTOUT に印加します。

理想的なパワーダウン・シーケンスはこの電源投入シーケンスの逆順序です。

パラレル・モード・インターフェイス

パラレル動作には、直接パラレルとラッチド・パラレルの 2 つのモードがあります。

直接パラレル・モード

直接パラレル・モードを有効にするには、LE ピンをハイのままにします。減衰状態を変更するには、制御電圧入力 (D5 および D6) を直接使用します。

ラッチド・パラレル・モード

ラッチド・パラレル・モードを有効にするには、制御電圧入力 (D5 および D6) を変更して減衰状態を設定する際に、LE ピンをローのままにします。希望の状態を設定したら、LE をハイにトグルして、減衰器アレイのバイパス・スイッチにデータを転送し、次に LE をローにトグルして、次に希望の減衰に変更するまでデバイスに変更をラッチします。

アプリケーション情報

RF 伝送ラインはコプレーナ導波路 (CPWG) モデルを使用して設計されており、パターン幅を 16 ミル、グラウンド・クリアランスを 6 ミルとし、特性インピーダンスが 50Ω になるようにしています。RF 接地と熱接地を最適化するため、伝送ラインの周囲とパッケージの露出パッド下には、可能な限り多くのスルーハウジングビアが配置されています。

RF 入出力ポート (ATTIN および ATTOUT) は、 50Ω の伝送ラインに接続されています。VDD と VSS の電源パターンでは、 100pF のバイパス・コンデンサによって高周波ノイズが除去されます。

図 21 に、ADRF5716 の簡略化されたアプリケーション回路を示します。




図 21. 簡略アプリケーション回路

プリント回路基板設計のための推奨事項

RF ポートは内部で 50Ω に整合しており、ピン配置は、PCB にある特性インピーダンスが 50Ω の CPWG に接続できるよう設計されています。図 22 に、12 ミル厚の Rogers RO4003 誘電体材料を用いた RF 基板のための基準 CPWG RF パターン設計を示します。幅 16 ミル、クリアランス 6 ミルの RF パターンは、2.2 ミルの銅仕上げ厚さに推奨されます。




図 22. PCB 層構成例

図 23 に、ADRF5716 からの RF パターン、電源、制御信号のルーティングを示します。グランド・プレーンは、できる限り多数の埋め込みスルーハウジングビアで接続されており、最適な RF 性能および熱性能を発揮できます。デバイスの主な熱経路は裏面です。




図 23. PCB 配線

ADRF5716 の ATTIN および ATTOUT ピンからリファレンス層構成の 50Ω CPWG までの間の推奨レイアウトを図 24 に示します。PCB パッドは、デバイス・パッドと 1 対 1 に対応します。グラウンド・パッドは、ハンダ・マスク定義で描かれ、信号パッドはパッド定義で描かれています。PCB パッドからの RF パターンは、同じ 2 ミル幅で延長され、その後 90° の角度でテーパ状になっています。ペースト・マスクも、アパー・チャが減少することなくパッドと一致するよう設計されています。ペーストは、複数の開口に分割されパドルを形成しています。




図 24. ATTIN および ATTOUT ピンの推奨される遷移

異なる誘電体厚さや CPWG 設計の代替 PCB 層構成に関する推奨事項は、[アナログ・デバイセズのテクニカル・サポート・リクエスト](#)にお問い合わせください。

外形寸法




図 25. 20 端子のランド・グリッド・アレイ [LGA]
(CC-20-9)
単位 : mm

更新 : 2024 年 5 月 2 日

オーダー・ガイド

| Model ¹ | Temperature Range | Package Description | Packing Quantity | Package Option |
|--------------------|-------------------|-------------------------|------------------|----------------|
| ADRF5716BCCZN | -40°C to +105°C | 20-lead LGA (3mm × 3mm) | Cut Tape, 500 | CC-20-9 |
| ADRF5716BCCZN-R7 | -40°C to +105°C | 20-lead LGA (3mm × 3mm) | Cut Tape, 500 | CC-20-9 |

¹ Z = RoHS 準拠製品。

評価用ボード

| Model ¹ | Description |
|--------------------|------------------|
| ADRF5716-EVALZ | Evaluation Board |

¹ Z = RoHS 準拠製品。