

10GHz～18GHz の低ノイズ・アンプ

特長

- ▶ 自己バイアス、単一正電源 LNA
- ▶ 抵抗により調整可能なバイアス電流
- ▶ 内部整合、AC カップリング済み
- ▶ 周波数範囲：10GHz～18GHz
- ▶ ノイズ指数：1dB（12GHz～15GHz）
- ▶ ゲイン：27.5dB（12GHz～15GHz）
- ▶ RoHS 準拠、2mm × 2mm、8 ピン LFCSP パッケージ

アプリケーション

- ▶ 衛星通信
- ▶ レーダー
- ▶ 電気通信

概要

ADL8140 は、10GHz～18GHz で動作する低ノイズ・アンプ（LNA）です。

12GHz～15GHz でのゲインは 27.5dB（代表値）、ノイズ指数は 1dB（代表値）です。12GHz～15GHz での 1dB 圧縮ポイントの出力電力（OP1dB）は 8dBm、出力 3 次インターセプト・ポイント（OIP3）は 23dBm です。公称静止電流（ I_{DQ} ）は調整可能で、1.5V の電源電圧（ V_{DD} ）時に 35mA です。また、ADL8140 の入出力は AC カップリングされ、内部で 50Ω に整合されています。

ADL8140 は、RoHS に適合した 2mm × 2mm、8 ピン・リード・フレーム・チップ・スケール・パッケージ [LFCSP] に收容され、-55°C～+125°C で動作するよう仕様規定されています。

機能ブロック図




図 1. 機能ブロック図

目次

特長.....	1	ピン配置およびピン機能の説明.....	6
アプリケーション.....	1	インターフェース回路図.....	6
概要.....	1	代表的な性能特性.....	7
機能ブロック図.....	1	動作原理.....	14
仕様.....	3	アプリケーション情報.....	15
周波数範囲：10GHz～12GHz.....	3	推奨バイアス・シーケンス.....	15
周波数範囲：12GHz～15GHz.....	3	高速イネーブルおよびディスエーブル機能としての	
周波数範囲：15GHz～18GHz.....	4	RBIASの使用.....	16
DC仕様.....	4	推奨パワー・マネージメント回路.....	17
絶対最大定格.....	5	外形寸法.....	18
熱抵抗.....	5	オーダー・ガイド.....	18
静電放電（ESD）定格.....	5	評価用ボード.....	18
ESDに関する注意.....	5		

改訂履歴

7/2024—Revision 0: Initial Version

仕様

周波数範囲 : 10GHz~12GHz

特に指定のない限り、 $V_{DD} = 1.5V$ 、 $I_{DQ} = 35mA$ 、バイアス抵抗 (R_{BIAS}) = 562Ω 、 $T_{CASE} = 25^{\circ}C$ 。

表 1. 10GHz~12GHz の周波数範囲の仕様

Parameter	Min	Typ	Max	Unit	Test Conditions/Comments
FREQUENCY RANGE	10		12	GHz	
GAIN	25	27		dB	
Gain Variation over Temperature		0.039		dB/ $^{\circ}C$	
NOISE FIGURE		0.95		dB	
RETURN LOSS					
Input (S11)		11		dB	
Output (S22)		12		dB	
OUTPUT					
OP1dB	4.5	6.5		dBm	
Saturated Output Power (P_{SAT})		8		dBm	
OIP3		18		dBm	Measurement taken at output power (P_{OUT}) per tone = -6 dBm
Second-Order Intercept (OIP2)		14		dBm	Measurement taken at P_{OUT} per tone = -6 dBm
POWER ADDED EFFICIENCY (PAE)		10		%	Measured at P_{SAT}

周波数範囲 : 12GHz~15GHz

特に指定のない限り、 $V_{DD} = 1.5V$ 、 $I_{DQ} = 35mA$ 、 $R_{BIAS} = 562\Omega$ 、 $T_{CASE} = 25^{\circ}C$ 。

表 2. 12GHz~15GHz の周波数範囲の仕様

Parameter	Min	Typ	Max	Unit	Test Conditions/Comments
FREQUENCY RANGE	12		15	GHz	
GAIN	25.5	27.5		dB	
Gain Variation over Temperature		0.034		dB/ $^{\circ}C$	
NOISE FIGURE		1		dB	
RETURN LOSS					
S11		14		dB	
S22		14		dB	
OUTPUT					
OP1dB	6	8		dBm	
P_{SAT}		9.5		dBm	
OIP3		23		dBm	Measurement taken at P_{OUT} per tone = -6 dBm
OIP2		22		dBm	Measurement taken at P_{OUT} per tone = -6 dBm
PAE		14.3		%	Measured at P_{SAT}

仕様

周波数範囲 : 15GHz~18GHz

特に指定のない限り、 $V_{DD} = 1.5V$ 、 $I_{DQ} = 35mA$ 、 $R_{BIAS} = 562\Omega$ 、 $T_{CASE} = 25^{\circ}C$ 。

表 3. 15GHz~18GHz の周波数範囲の仕様

Parameter	Min	Typ	Max	Unit	Test Conditions/Comments
FREQUENCY RANGE	15		18	GHz	
GAIN	26	28		dB	
Gain Variation over Temperature		0.041		dB/°C	
NOISE FIGURE		1.1		dB	
RETURN LOSS					
S11		13		dB	
S22		10		dB	
OUTPUT					
OP1dB	6.5	8.5		dBm	
P_{SAT}		10.5		dBm	
OIP3		21.5		dBm	Measurement taken at P_{OUT} per tone = -6 dBm
OIP2		27		dBm	Measurement taken at P_{OUT} per tone = -6 dBm
PAE		17.2		%	Measured at P_{SAT}

DC仕様

表 4. DC仕様

Parameter	Min	Typ	Max	Unit
SUPPLY CURRENT				
I_{DQ}		35		mA
Amplifier Current (I_{DQ_AMP})		33.3		mA
R_{BIAS} Current ($I_{R_{BIAS}}$)		1.7		mA
SUPPLY VOLTAGE				
V_{DD}	1.2	1.5	3.5	V

絶対最大定格

表 5. 絶対最大定格

Parameter	Rating
V_{DD}	4 V
RF Input Power (RFIN)	20 dBm
Continuous Power Dissipation (P_{DISS}), and $T_{CASE} = 85^{\circ}\text{C}$ (Derate 12.09 mW/ $^{\circ}\text{C}$ Above 85°C)	1.09 W
Temperature	
Storage Range	-65°C to $+150^{\circ}\text{C}$
Operating Range	-55°C to $+125^{\circ}\text{C}$
Quiescent Channel ($T_{CASE} = 85^{\circ}\text{C}$, $V_{DD} = 1.5\text{ V}$, $I_{DQ} = 35\text{ mA}$, and Input Power (P_{IN}) = Off)	89.34 $^{\circ}\text{C}$
Maximum Channel	175 $^{\circ}\text{C}$

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板 (PCB) の設計と動作環境に直接関連しています。PCB の熱設計には、細心の注意を払う必要があります。

θ_{JC} は、チャンネルとケース間の熱抵抗です。

表 6. 熱抵抗¹

Package Type	θ_{JC}	Unit
CP-8-30		
Quiescent, $T_{CASE} = 25^{\circ}\text{C}$	68.4	$^{\circ}\text{C}/\text{W}$
Worst Case ² , $T_{CASE} = 85^{\circ}\text{C}$	82.7	$^{\circ}\text{C}/\text{W}$

¹ 熱抵抗は動作条件によって変動します。

² 仕様規定されたすべての動作条件を通じた最も厳しい条件。

静電放電 (ESD) 定格

以下の ESD 情報は、ESD に敏感なデバイスを取り扱うために示したものです。対象は ESD 保護区域内だけに限られます。

ANSI/ESDA/JEDEC JS-001 準拠の人体モデル (HBM)。

ADL8140 の ESD 定格

表 7. ADL8140、8 ピン LFCSP

ESD Model	Withstand Threshold (V)	Class
HBM	± 300	1A

ESD に関する注意



ESD (静電放電) の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明




図 2. ピン配置

表 8. ピン機能の説明

ピン番号	記号	説明
1	RBIAS	バイアス設定抵抗。RBIAS と VDD の間に抵抗を接続して I_{bQ} を設定します。詳細については、図 50 と表 9、表 10 を参照してください。インターフェース回路図については図 3 を参照してください。
2, 4, 5, 7	GND	グラウンド。電気インピーダンスと熱抵抗が低いグラウンド・プレーンに接続します。インターフェース回路図については図 6 を参照してください。
3	RFIN	RF 入力。RFIN ピンは AC カップリングされ、50Ω に整合されています。インターフェース回路図については図 4 を参照してください。
6	RFOUT	RF 出力。RFOUT ピンは AC カップリングされ、50Ω に整合されています。インターフェース回路図については図 5 を参照してください。
8	VDD GROUND PADDLE	ドレイン・バイアス。VDD ピンは電源電圧に接続します。インターフェース回路図については図 5 を参照してください。 グラウンド・パドル。露出グラウンド・パドルは電気インピーダンスと熱抵抗の低いグラウンド・プレーンに接続します。

インターフェース回路図




図 3. RBIAS ピンのインターフェース回路図




図 4. RFIN ピンのインターフェース回路図




図 5. RFOUT/VDD ピンのインターフェース回路図



図 6. GND ピンのインターフェース回路図

代表的な性能特性




図 7. ゲインおよびリターン・ロスと周波数の関係、
6GHz~22GHz、 $V_{DD} = 1.5V$ 、 $I_{DQ} = 35mA$ 、 $R_{BIAS} = 562\Omega$




図 10. 様々な温度におけるゲインと周波数の関係、
 $V_{DD} = 1.5V$ 、 $I_{DQ} = 35mA$ 、 $R_{BIAS} = 562\Omega$




図 8. 様々な電源電圧におけるゲインと周波数の関係、
 $I_{DQ} = 35mA$




図 11. 様々な I_{DQ} におけるゲインと周波数の関係、
 $V_{DD} = 1.5V$




図 9. 様々な温度における入力リターン・ロスと周波数の関係、
 $V_{DD} = 1.5V$ 、 $I_{DQ} = 35mA$ 、 $R_{BIAS} = 562\Omega$




図 12. 様々な電源電圧における入力リターン・ロスと
周波数の関係、 $I_{DQ} = 35mA$

代表的な性能特性




図 13. 様々な I_{DQ} における入力リターン・ロスと周波数の関係、 $V_{DD} = 1.5V$




図 16. 様々な温度における出力リターン・ロスと周波数の関係、 $V_{DD} = 1.5V$ 、 $I_{DQ} = 35mA$ 、 $R_{BIAS} = 562\Omega$




図 14. 様々な電源電圧における出力リターン・ロスと周波数の関係、 $I_{DQ} = 35mA$




図 17. 様々な I_{DQ} における出力リターン・ロスと周波数の関係、 $V_{DD} = 1.5V$




図 15. 様々な温度におけるリバース・アイソレーションと周波数の関係、 $V_{DD} = 1.5V$ 、 $I_{DQ} = 35mA$ 、 $R_{BIAS} = 562\Omega$




図 18. 様々な電源電圧におけるリバース・アイソレーションと周波数の関係、 $I_{DQ} = 35mA$

代表的な性能特性




図 19. 様々な I_{DQ} におけるリバース・アイソレーションと周波数の関係、 $V_{DD} = 1.5V$




図 22. 様々な温度におけるノイズ指数と周波数の関係、 $V_{DD} = 1.5V$ 、 $I_{DQ} = 35mA$ 、 $R_{BIAS} = 562\Omega$




図 20. 様々な電源電圧におけるノイズ指数と周波数の関係、 $I_{DQ} = 35mA$




図 23. 様々な I_{DQ} におけるノイズ指数と周波数の関係、 $V_{DD} = 1.5V$




図 21. 様々な温度における OP1dB と周波数の関係、 $V_{DD} = 1.5V$ 、 $I_{DQ} = 35mA$ 、 $R_{BIAS} = 562\Omega$




図 24. 様々な電源電圧における OP1dB と周波数の関係、 $I_{DQ} = 35mA$

代表的な性能特性




図 25. 様々な I_{DQ} における OP1dB と周波数の関係、 $V_{DD} = 1.5V$




図 28. 様々な温度における P_{SAT} と周波数の関係、 $V_{DD} = 1.5V$, $I_{DQ} = 35mA$, $R_{BIAS} = 562\Omega$




図 26. 様々な電源電圧における P_{SAT} と周波数の関係、 $I_{DQ} = 35mA$




図 29. 様々な I_{DQ} における P_{SAT} と周波数の関係、 $V_{DD} = 1.5V$




図 27. 様々な温度における P_{SAT} で測定した PAE と周波数の関係、 $V_{DD} = 1.5V$, $I_{DQ} = 35mA$, $R_{BIAS} = 562\Omega$




図 30. 様々な電源電圧における P_{SAT} で測定した PAE と周波数の関係、 $I_{DQ} = 35mA$

代表的な性能特性




図 31. 様々な I_{DQ} における P_{SAT} で測定した PAE と周波数の関係、V_{DD} = 1.5V




図 34. P_{OUT}、ゲイン、PAE、I_{DD} と P_{IN} の関係、11GHz でパワー圧縮、V_{DD} = 1.5V、R_{BIAS} = 562Ω




図 32. P_{OUT}、ゲイン、PAE、I_{DD} と P_{IN} の関係、14GHz でパワー圧縮、V_{DD} = 1.5V、R_{BIAS} = 562Ω




図 35. P_{OUT}、ゲイン、PAE、I_{DD} と P_{IN} の関係、16GHz でパワー圧縮、V_{DD} = 1.5V、R_{BIAS} = 562Ω




図 33. 様々な周波数における P_{DISS} と P_{IN} の関係、T_{CASE} = 85°C、V_{DD} = 1.5V




図 36. 様々な温度における OIP2 と周波数の関係、V_{DD} = 1.5V、I_{DQ} = 35mA、R_{BIAS} = 562Ω

代表的な性能特性




図 37. 様々な電源電圧における OIP2 と周波数の関係、 $I_{DQ} = 35\text{mA}$




図 40. 様々な I_{DQ} における OIP2 と周波数の関係、 $V_{DD} = 1.5\text{V}$




図 38. 様々な温度における OIP3 と周波数の関係、 $V_{DD} = 1.5\text{V}$ 、 $I_{DQ} = 35\text{mA}$ 、 $R_{BIAS} = 562\Omega$




図 41. 様々な電源電圧における OIP3 と周波数の関係、 $I_{DQ} = 35\text{mA}$




図 39. 様々な I_{DQ} における OIP3 と周波数の関係、 $V_{DD} = 1.5\text{V}$




図 42. 様々な周波数における 3 次相互変調 (IM3) と トーンあたり P_{OUT} の関係、 $V_{DD} = 1.5\text{V}$ 、 $R_{BIAS} = 562\Omega$

代表的な性能特性




図 43. 様々な P_{OUT} 値における 12GHz での位相ノイズと周波数の関係




図 46. 様々な P_{OUT} 値における 16GHz での位相ノイズと周波数の関係、




図 44. 様々な電源電圧における I_{DQ} と R_{BIAS} の関係、 $0\Omega \sim 2k\Omega$




図 47. 様々な電源電圧における I_{DQ} と R_{BIAS} の関係、 $2k\Omega \sim 5k\Omega$




図 45. I_{DQ} と電源電圧の関係、 $R_{BIAS} = 562\Omega$





図 48. 11GHz でのオーバードライブ回復時間と P_{IN} の関係、小信号ゲイン値の 90% までの回復、 $V_{DD} = 1.5V$ 、 $R_{BIAS} = 562\Omega$

動作原理

ADL8140 は、ガリウム・ヒ素 (GaAs)、モノリシック・マイクロ波集積回路 (MMIC)、擬似格子整合型高電子移動度トランジスタ (pHEMT) を使用した LNA で、バイアス・インダクタと AC カップリング・コンデンサを内蔵しています。簡略化した回路図を図 49 に示します。

ドレイン・バイアス電流を設定するには、RBIAS ピンと VDD ピンの間に外付け抵抗を接続します。

ADL8140 は、10GHz~18GHz の周波数範囲で 50Ω (公称値) のインピーダンスを持つ、AC カップリングされたシングルエンドの入出力ポートを備えています。外付けのマッチング部品は必要ありません。RF 出力パスは AC カップリングされていますが、AC カップリング・コンデンサの RFOUT 側にグラウンドへの DC パスがあります。



049

図 49. 簡略化した回路図

アプリケーション情報

仕様規定された周波数範囲で ADL8140 を動作させるための基本的な接続方法を、図 50 に示します。外付けのバイアス・インダクタは不要で、1.5V 電源は VDD ピンに接続できます。0.1 μ F と 100pF の電源デカップリング・コンデンサを使用することを推奨します。図 50 に示す電源デカップリング・コンデンサの構成は、ADL8140 のデバイス特性の評価や検証に使用したものです。

I_{DQ} を設定するには、RBIAS ピンと VDD ピンの間に抵抗 R2 を接続します。抵抗値はデフォルトの 562 Ω とすることを推奨します。これにより、35mA の公称 I_{DQ} が得られます。RBIAS ピンには RBIAS の値に応じた電流も流れますが、通常その値は数 mA です。RBIAS ピンはオープンのままにしないでください。

RFIN ピンと RFOUT ピンは内部で AC カップリングされています。RFOUT にはグラウンドへの内部 DC パスが存在するので、RFOUT ピンを 0V 以外の DC バイアス・レベルに接続する場合は、RFOUT ピンを AC カップリングしてください。




図 50. 標準アプリケーション回路

推奨バイアス・シーケンス

RF 入力電源は、VDD をオンにしてから印加し、切り離してから VDD をオフにしてください。

表 9. 様々な I_{DQ} 値に対する推奨バイアス抵抗値、 $V_{DD} = 1.5V$

RBIAS (Ω)	I_{DQ} (mA)	I_{DQ_AMP} (mA)	I_{RBIAS} (mA)
1347	20	19.25	0.75
948	25	24	1
709	30	28.6	1.4
562	35	33.3	1.7
445	40	38	2
366	45	42.6	2.4

表 10. 様々な電源電圧に対する推奨バイアス抵抗値、 $I_{DQ} = 35mA$

RBIAS (Ω)	V_{DD} (V)
335	1.2
404	1.3
562	1.5
722	1.7
1024	2.0
1630	2.5
2370	3.0
3301	3.5

高速イネーブルおよびディスエーブル機能としての RBIAS の使用

RBIAS ピンは、高速イネーブルおよびディスエーブル制御入力として使用できます。図 51 に示す回路図では、単極双投 (SPDT) スイッチを使って RBIAS 抵抗の電圧を 0V または 2V に切り替えています。RBIAS ピンの電圧が 0V の場合は、 I_{DQ} が 1mA 未満に減少し、 P_{OUT} が 0dBm になります。ADL8140 の出力エンベロープの応答時間を図 52 に示します。応答パターンのリングングは、この測定で使用した ADG719 と ADL8140 の回路ボードのワイヤ接続によるものです。なお、ADG719 の最小電源電圧が 1.8V のため、ADG719 と ADL8140 の電源電圧は 2V に設定されています。




図 52. ADG719 の IN ピンにパルスを加えた場合の ADL8140 RF 出力エンベロープのオン/オフ応答 (12GHz で $P_{OUT} = 5dBm$)




図 51. RBIAS 抵抗に 0V~2.0V のパルスを使用する高速イネーブルとディスエーブル

推奨パワー・マネージメント回路

図 53 に、LT3083 低ドロップアウト (LDO) レギュレータを使用する推奨パワー・マネージメント回路を示します。LT3083 の IN ピンには、LT3083 の出力負荷電流を供給します。LT3083 の V_{CONTROL} ピンには、オンボードの制御回路の電源を供給します。V_{CONTROL} ピンに印加する電圧は、出力電圧より 1.4V 以上高くする必要があります。図 53 では、1.5V の出力電圧に対して V_{CONTROL} は 5V に設定されていますが、2.9V まで低く設定できます。CONTROL ピンに流れる電流は、通常、総出力電流の 1.7% です。

LT3083 は最大 3A の負荷電流を供給できます。ADL8140 がフェーズド・アレイ・アプリケーションに使用されていると想定した場合、1つの LT3083 で容易に、64 エLEMENTのアレイに使用されている ADL8140 のすべてにバス電力を供給できます。

表 11. 様々な LDO 出力電圧に対応する推奨抵抗値

LDO V _{OUT} (V)	R2 (kΩ)	Minimum V _{DD} (V)
1.2	24.3	1.7
1.5	30.1	2.0
2.0	40.2	2.5
2.5	49.9	3.0
3.0	60.4	3.5
3.3	66.5	3.8
3.5	69.8	4.0

3A の負荷電流をベースにすると、ドロップアウト電圧は 500mV になると想定されます。必要な負荷電流がこれより低い場合、LT3083 の IN ピンに印加する電圧を下げることで効率を向上できます。例えば、1A の負荷電流の場合、最も厳しいケースでもドロップアウト電圧は 160mV に低下します。

より低いドロップアウト電圧が要求されるアプリケーションには、LT3033 が使用できます。最も厳しい条件における LT3033 のドロップアウト電圧は、3A の負荷で 240mV です。

表 11 に、他の出力電圧を設定するために推奨される抵抗値を示します。いずれのケースも、入力電圧 (V_{IN}) の最小値は 3A の負荷と 500mV のドロップアウト電圧をベースに仕様規定されています。




図 53. 推奨パワー・マネージメント回路

外形寸法




図 54. 8 ピン・リード・フレーム・チップ・スケール・パッケージ [LFCSP]
 2mm × 2mm ボディ、0.85mm パッケージ高
 (CP-8-30)
 寸法：mm

オーダー・ガイド

Model ^{1, 2}	Temperature Range	Package Description	Packing Quantity	Package Option
ADL8140ACPZN	-55°C to +125°C	8-Lead Lead Frame Chip Scale Package [LFCSP]	Tape, 1	CP-8-30
ADL8140ACPZN-R7	-55°C to +125°C	8-Lead Lead Frame Chip Scale Package [LFCSP]	Reel, 3000	CP-8-30

¹ Z = RoHS 準拠製品。

² ADL8140ACPZN と ADL8140APCZN-R7 のピン仕上げは、ニッケル・パラジウム金です。

評価用ボード

Model ¹	Description
ADL8140-EVALZ	ADL8140 Evaluation Board

¹ Z = RoHS 準拠製品。