

_{最新版英語データシートはこちら} データシート ADF4378

日本語参考資料

VCO と確定的汎用パルス・リタイマーを内蔵した マイクロ波広帯域シンセサイザ

特長

- ▶ 出力周波数範囲: 800MHz~12.8GHz
- ▶ ジッタ = 18fs_{RMS}(統合帯域幅:100Hz~100MHz)
- ▶ ジッタ = 27fs_{RMS}(ADC S/N 比法)
- ▶ 広帯域ノイズ・フロア:-160dBc/Hz(12GHz)
- ▶ リタイミングされた LVDS SYSREF 出力
- ▶ SYSREF、SYNC、MCSの各アプリケーションで使用できる 汎用パルス・タイマー
- ▶ PLL 仕様
- ▶ -239dBc/Hz:正規化された帯域内位相ノイズ・フロア
- ▶ -147dBc/Hz:正規化された帯域内 1/f 位相ノイズ・フロア
 ▶ 位相検出器周波数:最大 500MHz
- ▶ リファレンス入力周波数:最大 1000MHz
- ▶ f_{PFD}のスプリアス(代表値):-95dBc(f_{OUT} = 12GHz での PFD)
- ▶ リファレンス入出力間遅延仕様
 - ▶ デバイス間の標準偏差:3ps
 - ▶ 温度係数:0.03ps/⁰C
 - ▶ 調整ステップ・サイズ : < ±0.1ps
- ▶ マルチチップ出力位相アライメント
- ▶ 3.3V および 5V の電源
- ▶ 48 ピン、7mm × 7mm LGA パッケージを採用

アプリケーション

- ▶ 高性能データ・コンバータおよびミックスド・シグナル・ フロントエンド(MxFE)へのクロック供給
- ▶ ワイヤレス・インフラストラクチャ(MC-GSM、5G)
- ▶ 試験および計測
- ▶ データ・コンバータが統合された FPGA

概要

ADF4378 は、高性能超低ジッタのインテジャーN フェーズ・ ロック・ループ (PLL) で、電圧制御発振器 (VCO) およびシ ステム・リファレンス (SYSREF) リタイマーを内蔵しており、 データ・コンバータやミックスド・シグナル・フロントエンド (MxFE)のクロック・アプリケーションに最適です。この高性 能 PLL には、-239dBc/Hz の正規化帯域内位相ノイズ・フロア、 超低 1/f ノイズ、高い位相/周波数検出器(PFD)周波数という 特長があり、超低帯域内ノイズおよび統合ジッタを実現できま す。ADF4378の基本的な VCO および出力分周器は、800MHz~ 12.8GHz の周波数を生成します。ADF4378 には、必要な電源バ イパス・コンデンサがすべて内蔵されているため、コンパクト な基板において基板スペースを節約できます。

複数のデータ・コンバータや MxFE のクロック・アプリケー ションに対し、ADF4378 は、出力同期への自動リファレンス機 能、プロセス、電圧、温度全域での出力遅延に対するリファレ ンス整合機能、出力遅延調整に対する±0.1ps 以内のジッタ・フ リー・リファレンス機能を備えることで、他のクロック・ソ リューションでは必要なクロック・アライメントおよびキャリ ブレーションのルーチンを簡素化しています。

汎用パルス・リタイマー機能により、SYSREF、SYNC、マルチ チップ同期(MCS)の各アーキテクチャに対し、予測可能で正 確なマルチチップ・クロックおよびパルス・アライメントが可 能です。

JESD204B および JESD204C のサブクラス 1 ソリューションは、 リファレンス信号と SYSREF 信号のペアを分配する集積回路 (IC) に ADF4378 を組み合わせることでサポートされます。パ ルス・リタイマー機能により、広く分布した SYSREF を、はる かに厳格な出力クロック・タイミングに比べより低速のリファ レンス周波数タイミングに合わせるだけで済むため、システム 設計が簡素化されます。シリアル・ペリフェラル・インター フェイス (SPI) で選択可能な電流モード・ロジック (CML) /低電圧正/擬似エミッタ結合ロジック (LVPECL) または低電圧差動信号 (LVDS) SYSREF 入力および LVDS SYSREF 出力により、CML から LVDS への信号変換が可能で、 これにより、様々なコンバータのクロックと SYSREF のアライ メントが簡略化できます。このパルス・リタイマー機能は、他 の IC のトランシーバーMCS 信号や SYNC 信号でも使用できま す。

Rev. 0

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任 を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商 標は、各社の所有に属します。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

目次

特長1
アプリケーション1
概要1
機能ブロック図3
仕様
シリアル・インターフェイスのタイミング特性9
絶対最大定格10
トランジスタ数10
熱抵抗10
静電放電(ESD)定格10
ESD に関する注意10
ESD に関する注意10 ピン配置およびピン機能の説明11
ESD に関する注意
ESD に関する注意
ESD に関する注意 10 ピン配置およびピン機能の説明 11 代表的な性能特性 13 動作原理 23 はじめに 23
ESD に関する注意 10 ピン配置およびピン機能の説明 11 代表的な性能特性 13 動作原理 23 はじめに 23 出力周波数 24
ESD に関する注意 10 ピン配置およびピン機能の説明 11 代表的な性能特性 13 動作原理 23 はじめに 23 出力周波数 24
ESD に関する注意
ESD に関する注意

出力の位相ノイズ特性	. 36
パワーアップと初期化のシーケンス	. 37
電源およびバイパス	. 38
設計およびプログラミング例1:単一 ADF4378	. 38
複数の ADF4378 の出力位相のアライメント	. 42
設計例 2:JESD204B/C マルチチップ・クロックおよび SYSREF アライメント	. 44
ADC のクロックとジッタに関する考慮事項	. 46
シングルエンドの試験用計測器を用いた差動スプリアスの 測定	. 49
アプリケーション回路	. 50
ADF4378 デバイスの並列構成、13fs _{RMS} のジッタ	. 50
ADF4378 をクロックに用いた AD9082 のエラー・	
ベクトルの大きさ(EVM)	. 51
レジスタの一覧	. 52
レジスタの詳細	. 55
外形寸法	. 85
オーダー・ガイド	. 85
評価用ボード	. 85

改訂履歴

12/2023—Revision 0: Initial Version

機能ブロック図



図 1. ADF4378 の機能ブロック図

特に指定のない限り、3.3V 電源グループ 1 ピン電圧 (V_{3.3V_1}) = 3.15V~3.45V、電源グループ 2 ピン電圧 (V_{3.3V_2}) = 3.15V~3.45V、 V_{V5_VC0} = V_{V5_CP} = V_{V5_CAL} = 4.75V~5.25V、すべての電圧は GND 基準、T_A = −40°C~+105°C、動作温度範囲。

表 1. 仕様

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions/Comments
REFERENCE INPUTS (REFP, REFN)						
Input Frequency	f _{REF}	10		1000	MHz	Non-SYSREF applications
		10		500	MHz	SYSREF applications
Input Signal Level	V _{REF}	0.5		2.6	V р-р	See Figure 66
Minimum Input Slew Rate			100		V/µs	
Input Duty Cycle			50		%	
Self-Bias Voltage			1.85		V	
Input Resistance			3		kΩ	Differential
Input Capacitance			1		pF	Differential
Input Current			-2		μA	
REFERENCE PEAK DETECTOR						
Input Frequency		10		1000	MHz	
Minimum Input Signal Detected (REF OK Bit = 1)			200		mV p-p	f _{REE} = 100 MHz, single-ended sine wave
Maximum Input Signal Not Detected (REF OK Bit =			160		mV p-p	f _{REE} = 100 MHz, single-ended sine wave
0)						
REFERENCE DIVIDER						
R		1		63		Non-SYSREF applications, all integers
						included
		1		1		SYSREF applications
REFERENCE DOUBLER						
Input Frequency		10		250	MHz	EN_RDBLR = 1
PHASE/FREQUENCY DETECTOR (PFD)						
Input Frequency	f _{PFD}	3		500	MHz	
SYSREF INPUTS (SR_INP, SR_INN)						
Input Frequency	f _{SR IN}	DC		125	MHz	f _{REF} ÷ f _{SR IN} must be an even integer
Input Signal Level	V _{SR IN}	0.4		2.6	V р-р	SR_SEL = 0, f _{SR IN} = 10 MHz
	-	0.4		2.6	V р-р	SER_SEL = 1,f _{SR IN} = 10 MHz
Self-Bias Voltage (AC-Coupled)	V _{CM}		1.85		V	SR_SEL = 0, f _{SR IN} = 10 MHz
			1.3		V	SR_SEL = 1, f _{SR IN} = 10 MHz
Input Common Mode Voltage Range (DC-Coupled)	V _{CM}	1.4		3.1	V	SR_SEL = 0, f _{SR IN} = 10 MHz, V _{SR IN} = 0.8 V
						р-р
		0.5		1.6	V	SR_SEL = 1, f _{SR_IN} = 10 MHz, V _{SR_IN} = 0.8 V
						р-р
Input Resistance			3		kΩ	Differential
Input Capacitance			1		pF	Differential
Input Current			-2		μA	
SYSREF to Reference Setup Time		400			ps	V_{CM} set to self-bias voltage, V p-p = 0.8 V p-p
SYSREF to Reference Hold Time		600			ps	V_{CM} set to self-bias voltage, V p-p = 0.8 V p-p
SYSREF Monitor Window Around Metastability State			±190		ps	
CHARGE PUMP (CP)						
Output Current Range	I _{CP}		0.79 to		mA	Set by CP_I bit fields
			11.1			
Output Current Source/Sink Accuracy			±2		%	All CP_I bit field settings, $V_{CP} = V_{V5_{CP}}/2$
Output Current Source/Sink Matching			±2		% 	All CP_I bit field settings, $V_{CP} = V_{V5_{CP}}/2$
Output Current vs. Output Voltage Sensitivity			0.2		%/V	V _{CP} '
Output Current vs. Temperature			280		ppm/°C	$V_{CP} = V_{V5_{CP}}/2$

表 1. 仕様(続き)

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions/Comments
Output High-Z Leakage Current			-0.01		μA	Minimum I _{CP} , V _{CP} ¹
			-0.3		μA	Maximum I _{CP} , V _{CP} ¹
VCO						
Frequency Range	f _{VCO}	6.4		12.8	GHz	
Tuning Sensitivity	K _{VCO}		0.75 to 1.25		%Hz/V	K _{VCO^{2, 3}}
VCO Calibration Frequency	f _{DIV_RCLK}			125	MHz	Must set DCLK_MODE = 1, when f _{DIV_RCLK} > 80 MHz
FEEDBACK DIVIDER (N) AND CLOCK OUTPUT						
DIVIDER (O)				1005		
N O		2		4095 8		All integers included
CLOCK OUTPUT (CLKP and CLKN)				-		Differential termination = 100Ω for all clock
						output specifications unless noted
Output Frequency	four	0.8		12.8	GHz	
Output Differential Voltage	V _{OD}		320		mV	V _{OH} – V _{OL} measurement across a differential pair with output driver not toggling and CLKOUT_OP = 0
			420		mV	$V_{OH} - V_{OL}$ measurement across a differential pair with output driver not toggling and CLKOUT_OP = 1
			530		mV	$V_{OH} - V_{OL}$ measurement across a differential pair with output driver not toggling and CLKOUT_OP = 2
			640		mV	V _{OH} – V _{OL} measurement across a differential pair with output driver not toggling and CLKOUT_OP = 3
Output Resistance			100		Ω	Differential
Output Common Mode			V _{CLK} – 1.2 × V _{OD}		V	
Output Rise Time	t _R		15		ps	20% to 80%, CLKOUT OP = 1
Output Fall Time	t _F		15		ps	80% to 20%, CLKOUT_OP = 1
Output Duty Cycle			50		%	
SYSREF OUTPUT (SR_OUTP and SR_OUTN)						Differential termination = 100 Ω for all SYSREF output specifications unless noted
Output Frequency		DC		125	MHz	
Output Differential Voltage			0.85		V р-р	
Output Resistance			100		Ω	Differential
Output Common Mode			1.2		V	
Output Rise Time			20		ps	Differential
Output Fall Time			30		ps	Differential
Output Duty Cycle			50		%	
REFERENCE INPUT TO OUTPUT DELAY						Device setup ⁴ for all delay specifications
						unless noted, measure rising reference edge at REF input to rising edge at CLK1 output
Propagation Delay Temperature Coefficient	t _{PD-TC}		0.03		ps/°C	REF_SEL = 0
Propagation Delay	t _{PD}		104		ps	f _{OUT} = 12 GHz, f _{REF} = 200 MHz, f _{PFD} = 200 MHz, R_DIV = 1, REF_SEL = 0
			112		ps	f _{OUT} = 6 GHz, f _{REF} = 200 MHz, f _{PFD} = 200 MHz, R_DIV = 1, REF_SEL = 0

表 1. 仕様(続き)

Parameter	Symbol	Min	Тур	Мах	Unit	Test Conditions/Comments
			110		ps	f _{OUT} = 3 GHz, f _{REF} = 200 MHz, f _{PFD} = 200 MHz, R_DIV = 1, REF_SEL = 0
			110		ps	f _{OUT} = 1.6 GHz, f _{REF} = 200 MHz, f _{PFD} = 200 MHz, R_DIV = 1, REF_SEL = 0
			122		ps	f _{OUT} = 3 GHz, f _{REF} = 100 MHz, f _{PFD} = 200 MHz, EN_RDBLR = 1, REF_SEL = 0
N_DEL, R_DEL Step Size			1		ps	
N_DEL Range			105		ps	N_DEL = 127, R_DEL = 0
R_DEL Range			127		ps	N_DEL = 0, R_DEL = 127
SYSREF OUTPUT-TO-CLOCK OUTPUT DELAY						Device setup ⁵ for all delay specifications unless noted, measure the rising edge at CLK output to the rising edge at SYSREF output
SR_DEL Step Size			0.8		ps	
SR_DEL Range			110		ps	
LOGIC INPUTS (CSB, SCLK, SDIO, ENCLK, and ENSR)						
Input High Voltage	V _{INH}	1.2			V	
Input Low Voltage	V _{INL}			0.6	V	
Input Current (High, Low)	I _{IH} /I _{IL}			±1	μA	
Input Capacitance (CSB, SCLK, ENCLK, ENSR)	CIN		1		pF	
SDIO	C _{IN-SDIO}		2		pF	
LOGIC INPUT (CE Pin)						
Input High Voltage	V _{INH-CE}	1.8			V	
Input Low Voltage	V _{INL-CE}			0.8	V	
Input Current (High, Low)	I _{IH-CE} /I _{IL-CE}			±1	μA	
Input Capacitance	C _{IN-CE}		1		pF	
LOGIC OUTPUTS (SDIO, SDO, LKDET, MUXOUT)						
Output High Voltage (1.8 V Mode)	V _{OH}	1.5	1.8		V	I_{OH} = 500 µA, 1.8 V output selected (default setting)
Output High Voltage (3.3 V Mode)	V _{OH-3V}	V _{3.3V} - 0.4				I_{OH} = 500 µA, 3.3 V output selected, set by voltage on V3_LDO pin
Output Low Voltage	V _{OL}			0.4	V	I _{OL} = 500 μA
SDO High-Z Leakage	I _{ZH} /I _{ZL}			±1	μA	
POWER SUPPLIES						Device setup ⁶ for all supply current specifications, unless noted
V5_VCO Supply Range	V _{V5_VCO}	4.75	5	5.25	V	
V5_CAL Supply Range	V _{V5_CAL}	4.75	5	5.25	V	
V5_CP Supply Range	V _{V5_CP}	4.75	5	5.25	V	
V _{3.3V_1} Supply Range	V _{3.3V_1}	3.15	3.3	3.45	V	3.3 V Power Supply Group 1 (V3_LS, V3_LDO, V3_REF, V3_PFD, V3_NDIV, V3_SRIN)
V _{3.3V_2} Supply Range	V _{3.3V_2}	3.15	3.3	3.45	V	3.3 V Power Supply Group 2 (V3_CLK, V3_SROUT, V3_VCO, V3_CLKDIV)
V5_VCO Supply Current	I _{V5_VCO}		90	135	mA	f _{OUT} = 12.8 GHz
	_		170	220	mA	f _{OUT} = 6.4 GHz, CLKOUT_DIV = 0
V5_CAL Supply Current	I _{V5_CAL}		50	160	μA	
			8		mA	During VCO calibration
V5_CP Supply Current	I _{V5_CP}		55	65	mA	CP current (I _{CP}) = 11.1 mA, CP_I = 15
			26		mA	I _{CP} = 0.79 mA, CP_I = 0

表 1. 仕様(続き)

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions/Comments
			55.2		mA	CP_I = 15, EN_BLEED = 1, BLEED_I[1:0] = 512
V3 3V 1 Supply Current	3 31/ 1		170	205	mA	ENSR = low
0.04_1	0.01		170		mA	ENSR = low, R DEL = 127
			174		mA	ENSR = low, REF_SEL = BST_REF = FILT_REF = 1
			170		mA	ENSR = low, PD RDET = 1
			204		mA	ENSR = high, REF SEL = 0
			215		mA	During VCO calibration, EN_DRCLK = EN DNCLK = EN ADC CLK = 1
V _{3.3V_2} Supply Current	I _{3.3V_2}		153		mA	CLKOUT_OP = 0, ENSR = 0 CLKOUT_DIV =
			212		mA	CLKOUT_OP = 0, ENSR = high
			217		mA	CLKOUT_OP = 1, ENSR = high
			221		mA	CLKOUT_OP = 2, ENSR = high
			226		mA	CLKOUT_OP = 3, ENSR = high
			128	160	mA	CLKOUT_OP = 0, ENSR = low
Typical Power Dissipation	P _{DIS}		2.22		W	ENSR = high, $V_{3.3V_{-1}} = V_{3.3V_{-2}} = 3.3 V$, $V_{V5 \ VCO} = 5 V$, VCO Core 2 and Core 3
			2.05		W	$\overline{\text{ENSR}}$ = low, $V_{3.3V_{-1}} = V_{3.3V_{-2}} = 3.3 \text{ V}$, $V_{V5_{-}VCO}$ = 5 V, VCO Core 0 and Core 1
Typical Power-Down Current						
3.3 V Supplies			11	15	mA	PD_ALL = 1, I _{3.3V 1} + I _{3.3V 2}
5 V Supplies			350	750	μA	PD_ALL = 1, I _{V5 VCO} + I _{V5 CAL} + I _{V5 CP}
Typical Disable Current						
3.3 V Supplies			0.1	1.5	mA	CE = low, I _{3.3V 1} + I _{3.3V 2}
5 V Supplies			350	750	μA	$CE = Iow, I_{V5_VCO} + I_{V5_CAL} + I_{V5_CP}$
CLOCK OUTPUT NOISE CHARACTERISTICS						
12 GHz Output Frequency						Device setup ⁷ , f _{OUT} = 12 GHz
Phase Noise Floor			-160		dBc/Hz	
RMS Jitter						
12 kHz to 20 MHz Integration			17.6		fs _{RMS}	
100 Hz to 100 MHz Integration			18		fs _{RMS}	
Equivalent ADC SNR Method ⁸			27		fs _{RMS}	
10 GHz Output Frequency						Device setup ⁷ , f _{OUT} = 10 GHz
Phase Noise Floor			-159.5		dBc/Hz	
RMS Jitter						
12 kHz to 20 MHz Integration			18.5		fs _{RMS}	
100 Hz to 100 MHz Integration			18.7		fs _{RMS}	
Equivalent ADC SNR Method ⁸			30		fs _{RMS}	
8 GHz Output Frequency						Device setup ⁷ , f _{OUT} = 8 GHz
Phase Noise Floor			-160.5		dBc/Hz	
RMS Jitter						
12 kHz to 20 MHz Integration			18		fs _{RMS}	
100 Hz to 100 MHz Integration			18.3		fs _{RMS}	
Equivalent ADC SNR Method ⁸			30		fs _{RMS}	
6 GHz Output Frequency						Device setup ⁷ , f _{OUT} = 6 GHz
Phase Noise Floor			-163		dBc/Hz	
RMS Jitter						

表 1. 仕様(続き)

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions/Comments
12 kHz to 20 MHz Integration			17.7		fs _{RMS}	
100 Hz to 100 MHz Integration			18.3		fs _{RMS}	
Equivalent ADC SNR Method ⁸			27		fs _{RMS}	
3 GHz Output Frequency						Device setup ⁷ , f _{OUT} = 3 GHz
Phase Noise Floor			-165.7		dBc/Hz	
RMS Jitter						
12 kHz to 20 MHz Integration			17.7		fs _{RMS}	
100 Hz to 100 MHz Integration			18.3		fs _{RMS}	
Equivalent ADC SNR Method ⁸			28		fs _{RMS}	
1.5 GHz Output Frequency						Device setup ⁷ , f _{OUT} = 1.5 GHz
Phase Noise Floor			-169.5		dBc/Hz	
RMS Jitter						
12 kHz to 20 MHz Integration			19.5		fs _{RMS}	
100 Hz to 100 MHz Integration			20.5		fs _{RMS}	
Equivalent ADC SNR Method ⁸			29		fs _{RMS}	
Normalized In-Band Phase Noise Floor9	L _{NORM}		-239		dBc/Hz	
Normalized 1/f Phase Noise Floor ⁹	L _{1/f}		-287		dBc/Hz	Normalized to 1 Hz
	L _{1/f_1G_10k}		-147		dBc/Hz	Normalized to 1 GHz at 10 kHz offset
Spurious						
f _{REF}			-105		dBc	LOCKED bit = 1, f_{REF} = 100 MHz, f_{PFD} = 200 MHz, f_{OUT} = 12 GHz
f _{PFD}			-95		dBc	LOCKED bit = 1, f _{REF} = 100 MHz, f _{PFD} = 200 MHz, f _{OUT} = 12 GHz
f _{SR_IN}			-69		dBc	LOCKED bit = 1, f_{REF} = f_{PFD} = 200 MHz, f_{OUT} = 12 GHz, $f_{SR_{_{_{_{}}}IN}}$ = 50 MHz
TEMPERATURE SENSOR (ADC)						
ADC Clock Frequency	f _{ADC_CLK}			400	kHz	ADC clock divider output
ADC Clock Divider Frequency	f _{ADC_CLKDIV}			125	MHz	ADC clock divider input
Resolution				8	Bits	

 1 1.2 V $< V_{CP} < 3.4 ~V_{\circ}$

² 電源再投入後またはソフトウェア・パワーオン・リセット後にキャリブレーションを行ったデバイスに対し 1.60V ≤ V_{VTUNE} ≤ 2.85V の範囲で有効です。 ³ 特性評価に基づきます。

⁴ デバイス・セットアップ: $f_{REF} = 200MHz$, $f_{PFD} = 200MHz$, $f_{OUT} = 3000MHz$, ENCLK = ENSR = CE = ハイ。ビット・フィールド: $R_DEL = 0$, $N_DEL = 0$, $CP_LI = 15$, $CLKOUT_OP = 1$, $REF_SEL = 0$, $EN_BLEED = 0$, $PD_RDET = 0$, $PD_ADC = 0$, $PD_LD = 0$, LOCKED = 1.

⁵ デバイス・セットアップ: $f_{REF} = 250$ MHz, $f_{SR_IN} = 50$ MHz, $f_{OUT} = 12750$ MHz, ENCLK = ENSR = CE = ハイ。ビット・フィールド: R_DEL= 0, N_DEL = 0, CP_I = 15, CLKOUT_OP = 1, REF_SEL = 0, EN_BLEED = 0, PD_RDET = 0, PD_ADC = 0, PD_LD = 0, LOCKED = 1.

⁶ デバイス・セットアップ: f_{REF} = 100MHz, f_{PFD} = 200MHz, f_{OUT} = 12.8GHz, ENCLK = ENSR = CE = ハイ。 ビット・フィールド: R_DEL= 0, N_DEL = 0, CP_I = 15, CLKOUT_OP = 1, REF_SEL = 0, EN_BLEED = 0, PD_RDET = 0, PD_ADC = 0, PD_LD = 0, LOCKED = 1, EN_DNCLK = EN_DRCLK = EN_ADC_CLK = 0, PD_SRMON = 0, PD_SYSREFOUT = 0, EN_SR = $\square - \square$

⁷デバイス・セットアップ:f_{REF} = 1000MHz、f_{PFD} = 500MHz、ENCLK = ENSR = CE = ハイ。ビット・フィールド:R_DEL = 0、N_DEL_0、CP_I = 15、 CLKOUT1_OP = 1、CLKOUT2_OP = 1、REF_SEL = 0、EN_BLEED = 0、PD_RDET = 0、PD_ADC = 0、PD_LD = 0、LOCKED = 1、リファレンス発振器は NEL Frequency Control 製 0-CEGM-058AWEL-R-1GHz。

⁸位相積分範囲は1kHz~f_{OUT}で、これはADCにクロック供給する場合と同じ結果をもたらします。

9式18~式22を参照。これらの値はADIsimPLL™でモデル化したものです。

シリアル・インターフェイスのタイミング特性

特に指定のない限り、 $V_{3.3V_1} = V_{3.3V_2} = 3.15V \sim 3.45V$ 、 $V_{V5_VCO} = V_{V5_CP} = V_{V5_CAL} = 4.75V \sim 5.25V$ 、すべての電圧は GND 基準、 T_A = -40°C ~+105°C、動作温度範囲。

表 2. シリアル・インターフェイスのタイミング特性

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions/Comments
SERIAL INTERFACE (CSB, SCLK, SDIO, SDO)						See Figure 2, Figure 3, and Figure 4
SCLK Frequency	f _{SCLK}			65	MHz	
SCLK Pulse Width High	t _{HIGH}	7.6			ns	
SCLK Pulse Width Low	t _{LOW}	7.6			ns	
SDIO Setup Time	t _{DS}	3			ns	
SDIO Hold Time	t _{DH}	3			ns	
SCLK Fall Edge to SDIO Valid Prop Delay	t _{ACCESS_SDIO}	7.6			ns	
SCLK Fall Edge to SDO Valid Prop Delay	t _{ACCESS_SDO}	7.6			ns	
CSB Rising Edge to SDIO High-Z	tz	7.6			ns	
CSB Falling Edge to SCLK Rise Setup Time	ts	3			ns	
SCLK Rising Edge to CSB Rise Hold Time	t _H	3			ns	

タイミング図





図 3.3 線式読出しのタイミング図(SDO_ACTIVE = 0)



図 4.4 線式読出しのタイミング図(SDO_ACTIVE = 1)

絶対最大定格

特に指定のない限り、T_A=25℃。

表 3. 絶対最大定格

Parameter	Rating
V _{3.3V_1} (V3_LS, V3_LDO, V3_REF, V3_PFD, V3_NDIV) to GND	-0.3 V to +3.6 V
V _{3.3V_2} (V3_VCO, V3_CLKDIV, V3_CLK, V3_SR) to GND	-0.3 V to +3.6 V
V _{5V} (V5_CAL, V5_VCO, V5_CP) to GND	-0.3 V to +5.5 V
Voltage on CP Pin	-0.3 V to V _{V5 CP} + 0.3 V
Digital Outputs (MUXOUT, LKDET, SDO, SDIO)	5 mA
CLKP, CLKN	Maximum (GND - 0.3 V,
	$V_{3.3V_2}$ = 1.2 V) to $V_{3.3V_2}$ + 0.3 V
SR_OUTP, SR_OUTN	Maximum (GND - 0.3 V,
	$V_{3.3V_2}$ = 1.2 V) to $V_{3.3V_2}$ + 0.3 V
REFP, REFN	-0.65 V to V _{3.3V 1} + 0.65 V
SR_INP, SR_INN	-0.3 V to V _{3.3V 1} + 0.3 V
Voltage on All Other Pins	-0.3 V to V _{3.3V 1} + 0.3 V
REFP to REFN, When $V_{3.3V 1} > 3 V$	±1.35 V
SR_INP to SR_INN, when $V_{3.3V}^{-1} > 3 V$	±1.35 V
Temperature	
Operating Junction Range ¹	-40°C to +125°C
Storage Range	-40°C to +125°C
Maximum Junction	125°C
Reflow Soldering	
Peak Temperature	260°C
Time at Peak Temperature	30 s

¹デバイスは、動作ジャンクション温度範囲全域にわたり、仕様規定された性能限界を確実に満たします。

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありま せん。デバイスを長時間にわたり絶対最大定格状態に置くと、 デバイスの信頼性に影響を与えることがあります。

トランジスタ数

ADF4378のトランジスタ数は114258(CMOS)および2941(バイポーラ)です。

熱抵抗

熱性能は、プリント回路基板(PCB)の設計と動作環境に直接 関連しています。PCBの熱設計には、細心の注意を払う必要が あります。

θ_{JA}は、1 立方フィートの密封容器内で測定された、自然対流下 におけるジャンクションと周囲温度の間の熱抵抗です。θ_{JC}は、 ジャンクションとケース間の熱抵抗です。

表 4. 熱抵抗

Package Type	θ _{JA}	θ _{JC-TOP}	θ _{JC-} ΒΟΤΤΟΜ	θ_{JB}	Ψ_{JT}	Ψ_{JB}	Unit
CC-48-6 ¹	25.1	25.5	5.8	12.8	2.3	11.4	°C/W

¹ テスト条件1:熱抵抗のシミュレーション値は、熱抵抗パドルをグランド・プレーンにハンダ付けした4層 PCBを使用して測定しています。

静電放電(ESD)定格

以下の ESD 情報は、ESD に敏感なデバイスを取り扱うために示したものですが、対象は ESD 保護区域内だけに限られます。

ANSI/ESDA/JEDEC JS-001 準拠の人体モデル(HBM)。

ANSI/ESDA/JEDEC JS-002 準拠の帯電デバイス・モデル (CDM)。

ADF4378 の ESD 定格

表 5. ADF4378、48 ピン LGA の ESD 定格

ESD Model	Withstand Threshold (V)	Class
HBM	3500	2
CDM	1250	C3

ESD に関する注意



ESD(静電放電)の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されない まま放電することがあります。本製品は当社独自の特 許技術である ESD 保護回路を内蔵してはいますが、デ バイスが高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性能劣化や 機能低下を防止するため、ESD に対する適切な予防措 置を講じることをお勧めします。

ピン配置およびピン機能の説明



図 5. ピン配置

005

表 6. ピン機能の説明

ピン番号	記号	説明
1, 2, 4, 10, 12, 14, 16, 18, 19, 21, 23, 25, 26, 41, 48	GND	負側電源(グラウンド)。これらのピンは、グラウンド・パッドに直接接続する必要があります。
3	V3_NDIV	PLL 帰還分周器回路用の 3.15V~3.45V 正側電源ピン。このピンは 3.3V 電源グループ 1 内の他のピンに短絡します。
5	V3_VCO	VCO 回路の 3.3V 部分用の 3.15V~3.45V 正側電源ピン。このピンは 3.3V 電源グループ 2 内の他のピンに短絡します。
6	DCLBIAS	このピンには接続しないでください。
7	VTUNE	VCO チューニング入力。通常、この周波数制御ピンは外部ループ・フィルタに接続します。
8	V5_CAL	VCO キャリブレーション回路用の 4.75V~5.25V 正側電源ピン。このピンは、V5_VCO 電源プレーンに短絡できます。
9	V5_VCO	VCO 回路の 5V 部分用の 4.75V~5.25V 正側電源ピン。
11	V3_CLKDIV	出力分周器回路用の 3.15V~3.45V 正側電源ピン。このピンは 3.3V 電源グループ 2 内の他のピンに短絡します。
13	V3_SROUT	SYSREF バッファ回路用の 3.15V~3.45V 正側電源ピン。このピンは 3.3V 電源グループ 2 内の他のピンに短絡します。
15, 17	SR_OUTN, SR_OUTP	SYSREF 出力信号。再クロックされた SYSREF 入力はこれらのピンに差動で出力されます。出力には、1 つの側あたり 50Ω(代表値)の出力抵抗(100Ωの差動インピーダンス)があります。伝送線の他端は通常、出力間に 100Ω を接続し て終端されます。通常、これらの出力には 1.2V のコモン・モードがあり、また、LVDS 入力とインターフェイスするよ う設計されています。ただし、他のコモン・レベルが可能となる終端スキームがあります。
20, 22	CLKN, CLKP	クロック出力信号。VCO 出力分周器はバッファされ、これらのピンに差動で印加されます。出力には、1 つの側あたり 50Ω(代表値)の出力抵抗(100Ω の差動インピーダンス)があります。伝送線の他端は通常、出力間に 100Ω を接続し て終端されます。出力振幅はシリアル・ポートを介して設定可能です。
24	V3_CLK	クロック 1 バッファ回路用の 3.15V~3.45V 正側電源ピン。このピンは 3.3V 電源グループ 2 内の他のピンに短絡します。
27	LKDET	PLL ロック検出。この出力は、PLL のロック状態を表します。LKDET ピンがロジック・ハイの場合、PLL はロックされ ています。
28	ENSR	SYSREF 出力バッファのイネーブル。1.8V および 3.3V に対応する CMOS 入力です。ENSR がハイ・レベルの場合、 SR_OUTP と SR_OUTN の出力バッファはアクティブになります。ENSR がロー・レベルの場合、SR_OUTP と SR_OUTN の出力パッファはパワー・ダウンします。
29	ENCLK	クロック1出力バッファのイネーブル。1.8V および 3.3V に対応する CMOS 入力です。ENCLK がハイ・レベルの場合、 CLKP と CLKN の出力バッファはアクティブになります。ENCLK がロー・レベルの場合、CLKP と CLKN の出力バッ ファはパワー・ダウンします。
30	V3_LS	内部レベル・シフト回路用の 3.15V~3.45V 正側電源ピン。このピンは 3.3V 電源グループ 1 内の他のピンに短絡します。
31	CE	チップ・イネーブル。3.3Vの CMOS 入力です。1.8Vの CMOS レベルには対応していません。この CMOS 入力はハイに 駆動されるとデバイスをイネーブルします。ロジック・ローになるとデバイスをディスエーブルし、デバイスは完全なパ ワーダウン状態になり、レジスタがリセットされます。対照的に、PD_ALL ビットはデバイスをパワー・ダウンします が、レジスタはリセットしません。

ピン配置およびピン機能の説明

表 6. ピン機能の説明

ピン番号	記号	説明
32	CSB	シリアルポート・チップ・セレクト。1.8V および 3.3V に対応する CMOS 入力です。この CMOS 入力は、ローに駆動さ れるとシリアル・ポート通信のバーストを開始し、再度ハイに駆動されるとバーストを終了します。
33	SDIO	シリアル・データ入力/出力。1.8V および 3.3V に設定可能な CMOS 入力/出力。入力に設定された場合、シリアル・ ポートはデータにこの CMOS 入力を使用します。3 線式リードバック・モード(デフォルト・モード)の場合、このピ ンは読出し通信バーストの間にシリアル・ポートからデータを出力します。
34	SCLK	シリアルポート・クロック。1.8V および 3.3V に対応。この CMOS 入力は、立上がりエッジでシリアルポート入力デー タをクロック同期します。
35	SDO	オプションのシリアル・データ出力。1.8V および 3.3V に設定可能な CMOS 出力。3 線式モード(デフォルト・モード) の場合、このスリーステート CMOS ピンは高インピーダンス状態を維持します。4 線式リードバック・モードの場合、 このピンは読出し通信バーストの間にシリアル・ポートからデータを出力します。CSBがデアサートされると、SDO は 高インピーダンスに戻ります。オプションで、200kΩより高い値の抵抗を接続して、出力がフロート状態にならないよう にできます。
36	V3_LDO	内部 LDO 回路用の 3.15V~3.45V 正側電源ピン。このピンは 3.3V 電源グループ 1 内の他のピンに短絡します。
37	MUXOUT	内部デバイス・マルチプレクサ出力。この出力ピンは、複数の内部ノードに接続して、工場出荷テストやデバッグのため に使用できます。
38, 39	SR_INP, SR_INN	SYSREF 入力。この入力は、リファレンスに揃えられた SYSREF 信号を SR_OUTP ピンと SR_OUTN ピンの既知のク ロック周期に再クロックします。CML、LVPECL、または LVDS に対応する DC カップリングのコモンモード範囲は、シ リアル・ポートを通じて選択できます。
40	V3_SRIN	3.15V~3.45V の正側電源。このピンは 3.3V 電源グループ 1 内の他のピンに短絡します。
42, 43	REFP, REFN	リファレンス入力信号。この差動入力は、遅延一致アンプ(DMA)でバッファされ、出力伝搬遅延に対する制御された リファレンスを提供します(デフォルト・モード、REF_SEL=0)。低スルー・レートのリファレンス入力信号の場合 は、代わりにシリアル・ポートを介してロー・ノイズ・アンプ(LNA)を選択できます(REF_SEL=1)。リファレンス 入力は自己バイアスされており、1µF のコンデンサで AC カップリングする必要があります。リファレンス入力は、差動 入力またはシングルエンド入力を受容します。
44	V3_REF	PLL リファレンス回路用の 3.15V~3.45V 正側電源ピン。このピンは 3.3V 電源グループ 1 内の他のピンに短絡します。
45	V3_PFD	PFD 回路用の 3.15V~3.45V 正側電源ピン。このピンは 3.3V 電源グループ 1 内の他のピンに短絡します。
46	V5_CP	チャージ・ポンプ回路用の 4.75V~5.25V 正側電源ピン。このピンは、V5_VCO 電源プレーンから絶縁する必要がありま す。
47	СР	チャージ・ポンプ出力。通常、この双方向電流出力は外部ループ・フィルタに接続します。
Exposed Pad	EP	露出パッド。負側電源(グラウンド)。LGAには露出パドルがあり、これをグラウンド・パッドに接続する必要があり ます。PCB ランド・パターンには、グラウンド・インダクタンスと熱抵抗の両方を低く抑えるために、グランド・プレーンへの複数のサーマル・ピアを設ける必要があります。

特に指定のない限り、V_{3.3V_1} = V_{3.3V_2} = 3.3V、V_{5V} = 5V、すべての電圧は GND 基準、T_A = 25°C。



図7.異なる出力周波数でのクローズド・ループ位相ノイズ



図8.異なる温度でのクローズド・ループ位相ノイズ



図 9. 異なる出力振幅でのクローズド・ループ位相ノイズ



図 10. 異なる CLKOUT_DIV 設定での クローズド・ループ位相ノイズ



図 11. 異なる電源電圧でのクローズド・ループ位相ノイズ



図 12. ジッタと R_DEL、N_DELの関係



図 13. 異なる R_DEL および N_DEL 設定での クローズド・ループ位相ノイズ







図 15. ジッタと BLEED_I の関係



図 16. 異なるチャージ・ポンプ・ブリード遅延での クローズド・ループ位相ノイズ



図 17. 異なるリファレンス・ダブラおよび リファレンス分周器設定でのクローズド・ループ位相ノイズ



図 18. 伝搬遅延(t_{PD})および伝搬遅延温度係数(t_{PD-TC})と R_DELの関係



図 19. SYSREF と CLK の間の正規化遅延(t_{DELAY})と SR_DEL の関係



図 20. CLK OUT と SYSREF OUT の間の遅延と R_DEL の関係、 f_{out} = 1000MHz および f_{out} = 12750MHz



図 21. t_{PD} および t_{PD-TC} と BLEED_Iの関係、BLEED_POL = 0



図 22. 伝搬遅延差(Δt_{PD})と T_A、温度、デバイス設定の関係



図 23. tpD および tpD-TC と N_DEL の関係



図 24. t_{PD}および t_{PD-TC}と BLEED_Iの関係、BLEED_POL = 1



図 25. tpp と温度および CLKOUT_OP 設定の関係



図 26. 正規化伝搬遅延(t_{PD})のヒストグラム



図 27. t_{PD}と周波数の関係



図 28. 異なる周波数でのオープン・ループ VCO の位相ノイズ



図 29. 異なる周波数および温度での K_{VCO}



図 30. 異なる周波数および温度での K_{vco}パーセンテージ



図 31. 異なる温度でのオープン・ループ VCO の位相ノイズ



図 32. 差動出力(12GHz)



図 33. 差動出力(6GHz)



図 34. 差動出力(3GHz)



図 35. 差動出力(1.5GHz)



図 36. 差動出力と周波数および温度の関係



図 37. 差動出力と周波数および電源電圧の関係







図 41. 差動連続 SR_OUT(125MHz)



図 42. L_{NORM} および L_{1/f} と BLEED_I の関係



図 43. L_{NORM} および L_{1//}とリファレンス・スルー・レートおよび リファレンス・アンプの関係



図 44. L_{NORM} と温度およびチャージポンプ電流の関係



図 45. L_{NORM} および L_{1/f} と N_DEL および R_DEL の関係







図 47. L_{1/f}と温度およびチャージポンプ電流の関係



図 48. 異なるリファレンス周波数およびリファレンス振幅での リファレンスおよび PFD のスプリアス・レベル、 EN_RDBLR = 0



図 49. 異なるリファレンス周波数および出力周波数での リファレンスおよび PFD のスプリアス・レベル、 EN_RDBLR = 0



図 50. 異なるリファレンス周波数およびリファレンス振幅での リファレンスおよび PFD のスプリアス・レベル、 EN_RDBLR = 1



図 51. 異なるリファレンス入力周波数および出力周波数での リファレンスおよび PFD のスプリアス・レベル、 EN_RDBLR = 1



図 52. 異なるジャンクション温度および出力設定での 3.3V 電源グループ2電流



図 53. 異なる電源電圧および CLKOUT_DIV 設定での 3.3V 電源グループ2 電流



図 54. 異なる出力周波数およびジャンクション温度での 5V 電源電流



図 55. 異なる出力周波数および電源電圧での 5V 電源電流



図 56. 異なる CP_I 設定での 5V 電源電流差(Δ_{CURRENT})



図 57. 異なるリファレンス周波数および温度での DMA リファレンス入力感度



図 58. 異なるリファレンス周波数および温度での LNA リファレンス入力感度



図 59. 異なるリファレンス周波数および温度で検出された リファレンス入力信号







図 61. 異なるチャージ・ポンプ電圧および温度での チャージ・ポンプ・シンク電流誤差



図 62. 異なるチャージ・ポンプ電圧および温度での チャージ・ポンプ高インピーダンス電流



図 63. 異なるチャージ・ポンプ電圧および CP_I 設定での チャージ・ポンプ・ソース電流誤差



図 64. 異なるチャージ・ポンプ電圧および温度での チャージ・ポンプ・ソース電流誤差

はじめに

PLL は、概念的には周波数逓倍器とみなせる、複合的な帰還シ ステムです。このシステムは、リファレンス入力周波数 (f_{REF}) を逓倍し、より高い周波数をクロック出力ピンに供給します (four)。PFD、チャージ・ポンプ、出力分周器、帰還分周器、 VCO、外部ループ・フィルタが帰還ループを形成し、出力周波 数を正確に制御します(図 65 参照)。周波数の分解能を設定す るには、リファレンス分周器、またはリファレンス・ダブラを 使用します。 その他、ADF4378 には入力および出力のクロック・ペアがあり、 これを用いるとリタイミングされた SYSREF クロックを JESD204B/Cデバイスに供給できます。外部クロック供給製品で 生成された SYSREF クロックは、リファレンス・クロック、帰 還クロック、出力クロックでリタイミングされます。これによ り、温度やシステム・レベルの不整合による影響がすべて補償 される、十分に制御されたデバイス・クロックと SYSREF ク ロックのペアが可能となります。



図 65. PLL ループの回路図

出力周波数

EN_RDBLR = 0 の場合

ループがロックされている場合、VCOの出力に現れる周波数 (fvco)(Hz)は、リファレンス周波数(fREF)および式1で与 えられるO、R、Nの各値によって決まります。詳細については、 表11と表18を参照してください。

$$f_{VCO} = f_{REF} \times \frac{N \times O}{R} \tag{1}$$

生成される PFD 周波数 (f_{PFD}) は式2で与えられます。

$$f_{PFD} = \frac{f_{REF}}{R} \tag{2}$$

fvcoは次式のように表すこともできます。

$$f_{VCO} = f_{PFD} \times N \times O \tag{3}$$

出力分周器の出力に現れる出力周波数(four)は、式4のようになります。

$$f_{OUT} = \frac{f_{VCO}}{O} \tag{4}$$

Nが1だけ変化することで生じる出力周波数の分解能(fstep)は 式5で与えられます。

$$f_{STEP} = f_{PFD} \tag{5}$$

EN_RDBLR = 1 の場合

ループがロックされている場合、VCO の出力に現れる周波数 (fvco) (Hz) は、リファレンス周波数 (fRF) および式 6 で与 えられる O、D、N の各値によって決まります。

$$f_{VCO} = f_{REF} \times D \times N \times O \tag{6}$$

EN_RDBLR = 1 の場合、生成される PFD 周波数(fPFD) は式7で 与えられます。

$$f_{PFD} = f_{REF} \times D \tag{7}$$

fvco、four、fsrepに対する式3、式4、式5は、EN_RDBLR=1の 場合と同じです。

回路の説明

リファレンス入力バッファ

PLLのリファレンス周波数はREFP ピンと REFN ピンに差動で印 加されます。これらの高インピーダンス入力は自己バイアスさ れており、1µFのコンデンサでACカップリングする必要があり ます(簡略化した回路図については図 66 を参照)。あるいは、 差動入力をシングルエンド入力として設定することもできます。 そのためには、REFP にリファレンス周波数を印加し、REFN は 1µFのコンデンサでGND にバイパスします(図 86 参照)。



図 66. リファレンス入力段

REFP 入力と REFN 入力には高品質の信号を印加する必要があり ます。これらの入力が PLL 全体に周波数リファレンスを提供し ているためです。PLL の帯域内位相ノイズ性能を実現するには、 スルー・レートが 1000V/µs 以上の連続波信号または方形波を印 加してください。リファレンス入力信号の条件やインターフェ イス方法に関する詳細については、リファレンス源に関する考 慮事項のセクションを参照してください。

REF_SELビットを0に設定すると、DMAバッファが選択されま す。DMAは、方形波や高周波数で大振幅のサイン波などの、高 スルー・レート信号に対し最適化されています。DMAでは、リ ファレンス入力からクロック出力への伝搬遅延が制御されるた め、広い温度範囲にわたり時間ゼロのマルチチップ・クロッ ク・アライメントが容易に可能です。

REF_SEL ビットを1に設定すると、LNA が選択されます。LNA は、低周波数または小振幅のサイン波などの、低スルー・レート信号に対し最適化されています。

帯域内ノイズ性能と伝搬遅延を最適なものにするために、 REF_SEL ビットは適切に設定する必要があります。推奨する設 定については、表7、図43、式8を参照してください。

表 7. REF_SEL の設定

REF_SEL	Sine Wave Slew Rate (V/µs)	Square Wave	Optimized t _{PD}
0	≥1500	Preferred	Yes
1	<1500	Not applicable	Not applicable

サイン波のスルー・レートを計算するには、次式を用います。

Slew Rate = $2 \times \pi \times f \times V$

(8)

ここで、

f = サイン波の周波数。 V = サイン波の振幅(V_{PK})。

FILT_REF ビットは、リファレンス入力の LNA のローパス・フィルタを制御するビットで、入力リファレンス信号の広帯域ノイズを制限するために fREF に応じたサイン波信号用に設定する必要があります。この FILT_REF ビットは、正規化された帯域内位相ノイズ・フロア LNORM を実現するよう適切に設定する必要があります。推奨する設定については、表 8 を参照してください。方形波を入力する場合は、FILT_REF を0に設定する必要があります。

表 8. FILT_REF の設定

FILT_REF	Sine Wave f _{REF}	Square Wave f _{REF}
0	≥20 MHz	All f _{REF}
1	<20 MHz	Not applicable

LNA のリファレンス入力バッファが飽和しないよう、BST_REF ビットは入力信号レベルに基づいて設定する必要があります。 BST_REF の設定は、入力がサイン波か方形波かによらず同じで す。推奨する設定については表 9 を参照してください。また、 設定例についてはアプリケーション情報のセクションを参照し てください。

表 9. BST_REF の設定

BST_REF	Sine Wave V _{REF}
0	≥1.6 V p-p
1	<1.6 V p-p

リファレンス・ピーク検出器

REFP 入力と REFN 入力にはリファレンス入力ピーク検出回路が あり、リファレンス信号の存在を検出し REF_OK ステータス・ フラグを発します。これは、シリアル・ポート・レジスタ REG0049を通じて読み出せます。検出閾値付近で REF_OK フラ グが不安定になるのを防ぐため、回路にはヒステリシスが設け られています。

このピーク検出器は実効値検出器に類似したものです。そのため、サイン波入力と方形波入力の検出閾値は4/πだけ異なっています。REF_OKの検出値については表10を参照してください。

表 10. REF_OK のステータス出力とリファレンス入力の関係

REF_OK	Sine Wave V _{REF}	Square Wave V _{REF}
1	≥200 mV p-p	≥155 mV p-p
0	<160 mV p-p	<125 mV p-p

リファレンス分周器(R)とダブラ(D)

EN_RDBLR ビットが 1 に設定されている場合、周波数逓倍器を 用いて周波数が 2 倍にされ、PFD に出力されます。EN_RDBLR ビットが 0 に設定されている場合、6 ビットの分周器 R_DIV を 用いて周波数が低減され、PFD に出力されます。リファレンス の分周比 R は、すべての整数分周の値を含む、1~63の任意の整 数値に設定できます。分周比 R を直接設定するには、REG0012 の R_DIV[5:0]ビットを使用します(図 67 および表 11 を参照)。 R、D と f_{REF} 、 f_{PFD} 、 f_{VCO} 、 f_{OUT} の各周波数との関係については、 出力周波数のセクションを参照してください。DCLK_MODE ビットの状態は表 17 によって決められます。



図 67. リファレンス分周器とダブラ

ADF4378

表 11. EN_RDBLR および R_DIV の設定

EN_RDBLR	R_DIV[5:0]	R	D
1	Not applicable	Not applicable	2
0	0	1	Not applicable
0	1	1	Not applicable
0			Not applicable
0	63	63	Not applicable

リファレンス遅延

7ビットの遅延 R_DEL を用いると、リファレンス入力ピンから クロック出力ピンまでの伝搬遅延を増加できます。リファレン ス遅延(tRDEL)を直接設定するには R_DEL[6:0]ビットを使用し ます。通常、Ops~127ps の範囲を 1ps ステップで設定できます (図 68 参照)。



図 68. 代表的なリファレンス遅延のステップ・サイズと R_DEL レジスタ設定の関係

INV_CLKOUT、N_DEL、R_DEL を連携して用いると、マルチ チップの出力間スキューを±0.5ps 以内に揃えることができます。 図 45 は、R_DEL を最大に設定すると L_{NORM}が 1dB 増加すること を示しています。INV_CLKOUT が性能を低下させることはなく、 1/four 周期の 1/4 より大きなマルチチップの出力間スキューに対 して調整を行うには、大きな N_DEL 値または R_DEL 値を用い る代わりに INV_CLKOUT を用いる必要があります。その結果、 t_{RDEL}の最大調整幅は、1/four 周期の 1/4 より大きくする必要がな くなります。R_DEL、N_DEL、INV_CLKOUT、BLEED_I、 BLEED_POL の間の関係については、複数の ADF4378 の出力位 相のアライメントのセクションを参照してください。

SYSREF 入力バッファ

再クロックするために分配された SYSREF 信号は、SR_INP ピン と SR_INN ピンに差動で印加されます。ADF4378 の SYSREF 入 力は、広範な信号タイプに対応します。REG0042 の SR_SEL ビットには 2 通りの設定があります。SR_SEL = 0 の場合は、 ADF4378 SYSREF 入力バッファが CML/LVPECL 動作用に設定さ れ、内部コモン・モード電圧は 1.85V に設定されます。SR_SEL = 1 の場合は、内部バッファが一般的な LVDS 入力用に設定され、 内部コモン・モード電圧は 1.3V に設定されます。あるいは、 SR_SEL=1に設定して SR_INP および SR_INN にバイアス・ネッ トワークを設計することで、シングルエンド構成を用いること もできます。SYSREF インターフェイス・ネットワークの例に

ついては、SYSREF 入力ネットワークのセクションを参照して ください。ADF4378 は、連続、バースト、ランダム、またはシ ングル・パルスの SYSREF 信号に対応しています。

SYSREF モニタ

SR_INP 入力および SR_INN 入力には SYSREF モニタが備わって おり、SYSREF 信号の存在を検知し、SYSREF およびリファレン スのセットアップ時間とホールド時間をチェックします。これ は SR_OK ステータス・フラグを通じてレポートされ、シリアル ポート・レジスタ REG0049 を通じて読み出せます。SYSREF モ ニタが SR_IN のセットアップ時間とホールド時間の不一致を検 出した場合は、リード・バック後に SR_OK が 0 を示し、フォル ト・イベントが生じたことを表示します。PD_SYSOUT 制御ま たは ENSR ピンを用いて SYSREF 出力がディスエーブルされて いる場合も SR_OK ビットは 0 になります。リード・バック後に SR_OK が 0 になると、REG0042 の RST_SR_MON を1にセット した後 0 に戻すことで SYSREF モニタが正しくリセットされる まで、0 をリード・バックし続けます。その後は、タイミング が SYSREF モニタの制限範囲内にあると仮定して、SR_OK が 1 をリード・バックし続けます。

SYSREF 遅延

7ビットの遅延 SR_DEL を用いて、SYSREF 出力からクロック出 力までの遅延スキューを増加できます。遅延を設定するには、 REG0043 の SR_DEL ビット[6:0]を用います。

ADF4378 は、SYSREF 出力エッジが全温度範囲にわたり CLKP および CLKN の1周期以内に収まるようにします。SR_DEL ビットは約 0.8ps の調整遅延ステップが可能です。

REG0043 の INV_SR が 0 の場合、SYSREF はクロックの立上が りエッジに揃います。このリタイミング・エッジは反転可能で す。これは、遅延のクロック周期の半分を追加する効果があり ます。これをイネーブルするには、REG0043 の INV_SR を 1 に 設定します。

位相/周波数検出器(PFD)

PFD は、チャージ・ポンプと共に、リファレンス分周器または リファレンス・ダブラの出力と帰還分周器の出力の位相差に比 例した、ソース電流パルスおよびシンク電流パルスを生成しま す。この動作により、ループを位相ロックするのに必要な帰還 が生成され、位相を PFD の入力と揃えることができます。PFD の簡略化した回路図を図 69に示します。



チャージ・ポンプ

チャージ・ポンプは、PFD によって制御され、シンク(ダウン) 電流パルスまたはソース(アップ)電流パルスを CP ピンに発生 させます。CP ピンは適切なループ・フィルタに接続する必要が あります。チャージ・ポンプの簡略化した回路図については図 70 を参照してください。





出力電流の大きさ(Icp)は、CP_Iビット[3:0]を用いて0.79mA~ 11.1mAの範囲で設定できます。Icpを大きくすると帯域内ノイズ (L_{NORM})を小さくできます。ループ・フィルタ部品のインピー ダンスが低下するためです。Icpを小さくすると、スプリアス性 能を向上できます。特定の値に設定するには表12を参照してく ださい。また、ループ・フィルタの設計に関する詳細について は、アプリケーション情報のセクションを参照してください。

表 12. CP の設定

CP_I, Bits[3:0]	I _{CP}
0	0.79 mA
1	0.99 mA
2	1.19 mA
3	1.38 mA
4	1.59 mA
5	1.98 mA
6	2.39 mA
7	2.79 mA
8	3.18 mA
9	3.97 mA
10	4.77 mA
11	5.57 mA
12	6.33 mA

表 12. CP の設定(続き)

CP_I, Bits[3:0]	I _{CP}
13	7.91 mA
14	9.51 mA
15	11.1 mA

チャージ・ポンプ・テスト・モード

EN_CPTEST ビットが 1 に設定されている場合、CP ピンで一定 のIcpソース電流やシンク電流となるよう、それぞれ CP_UPビッ トと CP_DOWN ビットを設定できます。これらのビットは一般 に、プロジェクトのハードウェアおよびソフトウェアの開発 フェーズ時に PLL 関連の問題をデバッグするための補助として 使用されます。通常動作では EN_CPTEST、CP_UP、CP_DOWN は0に設定します。詳細については、図 70 および表 13 を参照し てください。

表 13. チャージ・ポンプのデバッグ機能

EN_CPTEST	CP_UP	CP_DOWN	CP Pin State	Debug Test
1	0	0	High-Z	VCO open loop
1	1	0	~V _{V5_CP}	Charge-pump
1	0	1	~GND	output voltage verification
0	0	0	Normal oper- ation	Not applicable

チャージ・ポンプのブリード電流

わずかな量のプログラマブル定チャージ・ポンプ電流は、ブ リード電流と呼ばれ、リファレンス入力ピンからクロック出力 ピンへの伝搬遅延を増加させたり減少させたりするために用い ることができます。

ブリード電流をイネーブルするには、EN_BLEED ビットを1に 設定します。BLEED_POL ビットが1に設定されている場合、一 定のわずかなソース電流が CP ピンに印加されます。 BLEED_POLが0に設定されている場合、一定のわずかなシンク 電流が CP ピンに印加されます(図 70参照)。

ブリード電流の LSB ステップ・サイズは 536nA です。ブリード 電流遅延ステップ・サイズ ($t_{IDEL-STEP}$) は、式 9 に示すように、 ブリード電流ステップ・サイズ (I_{CP}) と f_{PFD} の関数です。図 71 に、 $t_{IDEL-STEP}$ といくつかの一般的な I_{CP} および f_{PFD} の値の関係を 示します。

$$t_{IDEL-STEP} = \frac{536 nA}{I_{CP} \times f_{PFD}} \tag{9}$$



図 71. ブリード電流遅延ステップ・サイズ

ブリード電流遅延(tidel) は、tideLSTEP、BLEED_POL ビット、 および BLEED_I ビット・フィールドのビット[9:0]によって決ま ります(式 10 および式 11 を参照)。

BLEED_POL = 0 の場合、**REFP** 入力ピンおよび **REFN** 入力ピン から **CLKP** 出力ピンおよび **CLKN** 出力ピンまでの伝搬遅延は増 加します(図 21 参照)。

$$t_{IDEL} = t_{IDEL - STEP} \times BLD_I \tag{10}$$

ここで、BLD_Iは、BLEED_Iビット・フィールドのビット[9:0] の10進数値です。

BLEED_POL = 1 の場合、**REFP** 入力ピンおよび **REFN** 入力ピン から **CLKP** 出力ピンおよび **CLKN** 出力ピンまでの伝搬遅延は減 少します(図 24 参照)。

$$t_{IDEL} = -t_{IDEL-STEP} \times BLD_I \tag{11}$$

適切なロック検出器機能を実現できる最大 tideLは、表 16 に示す ように、LDWIN_PWの設定によって異なります。

INV_CLKOUT、BLEED_I、BLEED_POL を連携して用いると、 マルチチップの出力間スキューを±0.05ps という小さな値に揃え ることができます(式9参照)。図 42 に示すように、BLEED_I 設定が最大の場合、L_{NORM}が 1dB、L_{1/f}が 4dB 増加します。 INV_CLKOUT が性能を低下させることはなく、1/four周期の 1/4 より大きなマルチチップの出力間スキューに対して調整を行う には、大きな BLEED_I 値を用いる代わりに INV_CLKOUT を用 いる必要があります。その結果、t_{IDEL}の最大調整幅は、1/four周 期の 1/4 より大きくする必要がなくなります。R_DEL、N_DEL、 INV_CLKOUT、BLEED_I ビット・フィールドのビット[9:0]、 BLEED_POL の関係については、アプリケーション情報のセク ションを参照してください。

ロック検出器

ロック検出器は、PFDからの内部信号を用いて、図 67 に示すリファレンス分周器およびダブラの出力信号(RCLK)と図 77 に示す帰還分周器の出力信号(NCLK)の間の位相の一致を測定します。ロック検出器は、EN_LOLビットと EN_LDWIN ビットの両方を1 に設定することでイネーブルされ、その出力はLKDET ピンおよび LOCKED ビットで読み出せます。ロック検出器出力は、MUXOUTビット[4:0]を設定することで MUXOUT

ADF4378

動作原理

ピンから読み出すこともできます(図 81 参照)。レジスタ・ ビット・フィールド CMOS_OV は、MUXOUT、LKDET、SDO、 SDIO の出力ピンのロジック・ハイ・レベルが 3.3V か 1.8V かを 決定します。

ロック検出器出力が PLL がロックされたことを示す前に、PFD の位相差が、設定された PFD サイクル数に対する位相差ロッ ク・ウィンドウ時間(tLDWIN)より小さくなっていなければなり ません。設計者がロック検出の精度を重視するか速度を重視す るかで、必要な PFD サイクル数は変わります。式12に示すよう に、必要な PFD サイクル数の初期推定値として、5 個のルー プ・フィルタ時定数を用いることができます。必要な PFD サイ クル数は、表 14 に示すように、LD_COUNT ビット[4:0]で設定 されます。詳細については、図 72 および表 15 を参照してくだ さい。

DED Cueles -	$5 \times f_{PFD}$	(12)
FFD Cycles –	$2 \times \pi \times LPBW$	(12)

ここで、LPBW はループ・フィルタの帯域幅です。

表 14. LD_COUNT の設定

LD_COUNT Bits, Bits[4:0]	PFD Cycles
0	23
1	32
2	47
3	66
4	95
5	134
6	191
7	270
8	383
9	542
10	767
11	1085
12	1535
13	2171
14	3071
15	4343
16	6143
17	8687
18	12287
19	17376
20	24575
21	34754
22	49151
23	69510
24	98303
25	139021
26	196607
27	278044
28	393215
29	556090
30	786431

表 14. LD_COUNT の設定(続き)



表 15. ロック検出器のタイミング(ブリード電流をディスエーブル)

Region	Absolute Phase Difference at PFD	Lock Detector State
1	> t _{LDWIN}	Low
2	< t _{LDWIN}	Low, counts PFD cycles
3	~0	Low, counts PFD cycles
4	~0	High, ≥ required PFD cycle count
5	< t _{LDWIN}	High
6	> t _{LDWIN}	Low (immediately)

チャージ・ポンプのブリード電流がイネーブルされている場合、 PFD 入力に位相オフセットが加わります。この位相オフセット (tiper.) は、式10および式11で設定されたブリード電流の量に 比例します。図 72 および図 73 の領域3 と領域4は、それぞれ チャージ・ポンプのブリード電流がディスエーブルの場合とイ ネーブルの場合にPLLがセトリングする PFD 位相差に焦点を合 わせたものです。



図 73. ロック検出器のタイミング(ブリード電流をイネーブル)

ロック検出器の適切な動作を確保するには、t_{IDEL}の絶対値が t_{LDWIN}未満であることが必要です。ユーザは、LDWIN_PW ビッ トで、有効なロック条件に対する位相差ロック・ウィンドウ時 間(t_{LDWIN})を設定できます。ほとんどの場合、LDWIN_PWは0 に設定する必要があります。LDWIN_PW ビットと最大許容 t_{IDEL} の関係を理解するには、表 16を参照してください。

表 16.	最大	tIDEL
-------	----	-------

LDWIN_PW	t _{IDEL(MAX)}	
0	±150 ps	
1	±250 ps	

vco

VCO コアは4個の独立した VCO で構成され、各 VCO が 256 個 の重なり合った帯域を使用しているため、デバイスは高い VCO 感度(Kvco)を必要とせずに広い周波数範囲に対応できます。出 力周波数は出力分周器を用いることで更に拡張できます(図 74 参 照)。

VCO_CORE、VCO_BAND、VCO_BIAS の各設定値に対する適 切なレジスタ値は、VCO のキャリブレーションを行うことで定 まります。詳細については、VCO のキャリブレーションのセク ションを参照してください。VCO のキャリブレーションを特定 のデバイスと周波数に対して実行した後、VCO_CORE、 VCO_BAND、VCO_BIAS の各値を記録できます。これらの記録 値は、同じデバイスと周波数を用いる場合、その後のパワー アップ時には手動でプログラムできます。そのため、VCO の キャリブレーション時間を節約できます。





VCO のキャリブレーション

特定の VCO 周波数に対し適切な VCO コア、帯域、バイアス設 定値を選択するには、VCO のキャリブレーションが必要です。 VCO のキャリブレーションを実行するには、このセクションで 説明するようにいくつかのレジスタの設定が必要です。この手 順は、デバイスがパワー・アップされており、必要なリファレ ンス周波数が REFP ピンと REFN ピンに入力され、その他すべて のレジスタが正しく設定されていることを前提としています。 この手順を図 75 および図 76 に視覚的に示します。



図 75. VCO キャリブレーション分周器

690



図 76. VCO キャリブレーション・ブロック

次の手順に示すように、VCO キャリブレーションを実行するに は、いくつかのレジスタを設定します。

- 1. 表 22 の RCLK の列に基づきレジスタのビットを設定します。
- DCLK_DIV1を1に設定します。CAL_CT_SEL、DCLK_DIV2、 DCLK_MODE を表 17 に示す値に設定します。後の使用のた め、fDIV_RCLKを記録しておきます。
- 3. SYNTH_LOCK_TIMEOUT ビット・フィールドのビット[14:0]、 VCO_ALC_TIMEOUT ビット・フィールドのビット[14:0]、 VCO_BAND_DIV ビットの最小値を計算し設定します。これ らのパラメータの最小値を選択する場合、VCO の代表的な 自動キャリブレーション時間は 3ms~9ms です。値を大きく すると VCO キャリブレーション時間は長くなります。

$$SYNTH_LOCK_TIMEOUT \ge Ceiling$$

$$(200 \ \mu s \times f_{DIV_RCLK})$$

$$VCO_ALC_TIMEOUT \ge Ceiling$$

$$(50 \ \mu s \times f_{DIV_RCLK})$$
(14)

$VCO_BAND_DIV \ge Ceiling$

$(15 \mu s \times f_{DIV_RCLK})$	(15)
$\left(\frac{16 \times 2^{DCLK}MODE}{16 \times 2^{DCLK}MODE}\right)$	

 必要なアナログ・デジタル・コンバータ(ADC)クロック 周波数が400kHz未満となるようにADC_CLK_DIVビットを 設定してください。



$$\frac{\left(\frac{f_{DIV_RCLK}}{400 \ kHz} - 2\right)}{4}$$

- (16)
- 5. REG0010 を最後にプログラミングして N_INT ビット・ フィールドのビット[11:0]、CLKOUT_DIV ビット、R_DIV ビット、EN_RDBLR ビットを設定します。REG0010 に何ら かの書込みを行うと VCO の自動キャリブレーションが開始 されます。
- このステップはオプションです。ADC_BUSY および FSM_BUSY のレジスタ・ビットをモニタします。 ADC_BUSY がハイからローに遷移し、次いで FSM_BUSY が ハイからローに遷移すると、キャリブレーションは終了しま す。

- 7. VCO のキャリブレーションが終了したら、EN_DRCLK = EN_DNCLK = EN_ADC_CLK = 0 に設定してキャリブレー ション・クロックをディスエーブルし、不要なスプリアス成 分を制限します。
- このステップはオプションです。VCO_CORE、VCO_BAND、 VCO_BIAS の各ビットをリード・バックし、次いで、その リード・バックした値を記録します。高速パワーアップと初 期化、手動プログラミングによる VCO キャリブレーション 設定(オプション)のセクションで説明するように、これら の値を用いることで、キャリブレーションをバイパスし、所 定のデバイスおよび周波数に対し M_VCO_CORE、 M_VCO_BAND、M_VCO_BIAS の各ビットを手動で設定で きます。

表 17. CAL_CT_SEL、DCLK_DIV2、DCLK_MODE の設定

f _{PFD} (MHz)	CAL_CT_ SEL	DCLK_DIV2	DCLK_MOD E	f _{DIV_RCLK} (MHz)
≤160	1	0	0	f _{PFD} /2
>160 and ≤250	1	0	1	f _{PFD} /2
>250 and ≤320	0	1	0	f _{PFD} /4
>320 and ≤500	0	1	1	f _{PFD} /4

クロック出力分周器

図74に示すように、2ビット分周器CLKOUT_DIVを用いると、 出力バッファおよび帰還分周器に出力される周波数を低減でき ます。クロック出力分周値(O)は1、2、4、または8に設定で きます。分周比を直接設定するには、CLKOUT_DIVビットを用 います。CLKOUT_DIVはPLLループ内に置かれています。その ため、CLKOUT_DIVに変更を加えるには、N_INTビット・ フィールドのビット[11:0]を変更し、fPFDを同じ値に保つことが 必要です。また、これを行うと、PLLのロックが数ループ時定 数の間、失われます。詳細については、表18を参照してくださ い。fREF、fPFD、fvco、fourの各周波数の間の関係については、出 力周波数のセクションを参照してください。

表 18. CLKOUT_DIV の設定

CLKOUT_DIV	Clock Output Divide Value (O)	Output Frequency Range (GHz)
0	1	6.4 ≥ f _{OUT} ≤ 12.8
1	2	3.2 ≥ f _{OUT} ≤ 6.4
2	4	1.6 ≥ f _{OUT} ≤ 3.2
3	8	0.8 ≥ f _{OUT} ≤ 1.6

出力反転(INV_CLKOUT)

出力反転(INV_CLKOUT)は、fourがfREFの整数倍である場合 に、出力信号をリファレンス入力信号の立上がりエッジに対し 180°シフトするために用いられます。詳細については、表19を 参照してください。INV_CLKOUT はPLLループ内にあり、 INV_CLKOUT に何らかの変更を加えると、わずかなループ時定 数の間、PLLのロックが失われます。出力位相を直接設定する には、INV_CLKOUT ビットを用います。

表 19. INV_CLKOUT の設定

four/forr =	INV. CLKOUT	Each Reference Rising Edge Aligned
OUT REF		10
Integer	0	CLKP rising edge
Integer	1	CLKP falling edge

表 19. INV_CLKOUT の設定(続き)

f _{OUT} /f _{REF} =	INV_CLKOUT	Each Reference Rising Edge Aligned to
Noninteger	Х	Varies

INV_CLKOUT、N_DEL、R_DEL、BLEED_I、BLEED_POL を連 携して用いると、マルチチップの出力間スキューを ps 未満のレ ベルに揃えることができます。INV_CLKOUT が性能を低下させ ることはなく、1/four 周期の 1/4 より大きなマルチチップの出力 間スキューに対し調整を行うには、大きな N_DEL、R_DEL、ま たは BLEED_I の値を用いる代わりに INV_CLKOUT を用いる必 要があります。R_DEL、N_DEL、INV_CLKOUT、BLEED_I、 BLEED_POL の間の関係については、複数の ADF4378 の出力位 相のアライメントのセクションを参照してください。

帰還分周器(N)

図 77 に示すように、12 ビット分周器 N_INT ビット・フィール ドのビット[11:0]を用いると、クロック出力分周器に出力される 周波数を低減できます。帰還分周器は、VCO およびクロック出 力分周器から PFD への帰還ループを閉じます。



図 77. 帰還分周器

帰還分周器の分周比(N)は、2~4095の任意の整数値に設定で きます。N分周比を直接設定するには、N_INTビット・フィー ルドのビット[11:0]を用います(表20参照)。N、OとfREF、fPFD、 fvco、fourの各周波数との関係については、出力周波数のセク ションを参照してください。DCLK_MODEビットの状態は表17 によって決められます。

表 20. N_INT の設定

N_INT Bit Fields, Bits[11:0]	N
0	Not applicable
1	Not applicable
2	2
3	3
4095	4095

帰還遅延

7 ビットの遅延 N_DEL を用いると、REFP および REFN の入力 ピンから CLKP および CLKN の出力ピンまでの伝搬遅延を減少 できます。帰還遅延 (t_{NDEL})を直接設定するには N_DEL ビット を使用します。通常、 $0ps \sim 110ps$ の範囲を 0.85ps ステップで設 定できます(図 78 参照)。

073

動作原理



図 78. ステップ・サイズと N_DEL の関係、代表的な帰還遅延

INV_CLKOUT、N_DEL、R_DEL を連携して用いると、マルチ チップの出力間スキューを±0.5ps 以内に揃えることができます。 図 45 は、N_DEL を最大に設定すると L_{NORM}が 1dB 増加すること を示しています。INV_CLKOUT が性能を低下させることはなく、 1/four 周期の 1/4 より大きなマルチチップの出力間スキューに対 し調整を行うために、大きな N_DEL 値または R_DEL 値を用い る代わりに INV_CLKOUT を用いることができます。その結果、 t_NDEL の最大調整幅は、1/four 周期の 1/4 より大きくする必要がな くなります。R_DEL、N_DEL、INV_CLKOUT、BLEED_I ビッ ト・フィールドのビット[9:0]、BLEED_POL の間の関係につい ては、複数の ADF4378 の出力位相のアライメントのセクション を参照してください。

クロック出力バッファ

図 79 の低ノイズ差動出力バッファは、差動出力電圧を生成しま す。出力の振幅レベルおよびコモン・モード電圧は、表 21 に従 い、CLKOUT_OP ビットで設定可能です。各出力は AC カップ リングまたは DC カップリングでき、100Ω の差動インピーダン スで終端されます。シングルエンド出力が必要な場合は、それ ぞれの出力側を個別に AC カップリングして 50Ω で終端する必 要があります(図 109 参照)。

表 21. CLKOUT_OP の設定

CLKOUT_OP	Differential Amplitude (V _{OD})	Common-Mode Voltage
0	320 mV _{PEAK}	V _{CLK} – 1.2 × V _{OD}
1	420 mV _{PEAK}	V _{CLK} – 1.2 × V _{OD}
2	530 mV _{PEAK}	V _{CLK} – 1.2 × V _{OD}
3	640 mV _{PEAK}	V _{CLK} – 1.2 × V _{OD}

ENCLK ピンをローに設定するか、PD_CLKOUT ビットを1に設 定することで、出力をパワー・ダウンできます。EN_CLK ビッ トは、ENCLK ピンの状態をレポートします。パワー・ダウン時、 出力は約 2V のコモンモード電圧を供給します。





SYSREF 出力パッファ

072

リタイミングした SYSREF 出力は、SR_OUTP ピンおよび SR_OUTN ピンで、コモンモード電圧が約 1.2V の LVDS 対応信 号として利用できます。図 80 に SYSREF 出力バッファの簡略化 した回路図を示します。ENSR ピンをローにするか PD_SYSOUT ビットを1に設定することで、SYSREF 出力をパワー・ダウンで きます。REG0049 のレジスタ・ビット EN_SYS は、ENSR ピン でロジックをレポートします。



図 80. SYSREF 出力インターフェイスの簡略化した回路図

データシート

動作原理

MUXOUT



MUXOUT ピンの状態は SPI レジスタ・ビット・フィールドであ る MUXOUT によって決められ、これを用いるとユーザは様々 な内部ノードにアクセスできます。MUXOUT ピンと MUXOUT ビットは一般に、追加のロック状態出力として用いられるか、 プロジェクトのハードウェアおよびソフトウェア開発フェーズ 時に PLL 関連の問題をデバッグするために用いられます。 CMOS_OV ビット・フィールドは、MUXOUT ピン、LKDET ピ ン、SDO ピン、SDIO ピンのロジック・ハイ・レベルが 3.3V か 1.8V かを決定します(図 81 参照)。

温度センサー



温度センサーは、バンドギャップの VREF 電圧を基準として絶対温度に比例した (PTAT) 電圧を測定する、8ビットADC で構成されています。温度センサーの目的は、絶対ジャンクション 温度ではなく、ダイ温度の変化を測定することです。

最大 ADC クロック周波数は 400kHz です。式 16 は正しい ADC_CLK_DIV 値を計算します。ADC クロックは SPI クロック または RCLK のいずれかから生成できます(図 75 参照)。ADC 測定が始まる前に、表 22 に示すように ADF4378 のレジスタを 設定します。

表 22. SPI クロッ	ックおよび RCLK 用の	ADC レジスタ設定
---------------	---------------	------------

Bits	RCLK ¹	SPI Clock
ADC_CLK_SEL	0	1
EN_DRCLK, EN_DNCLK	1	Not applicable

Bits	RCLK ¹	SPI Clock
ADC_A_CONV, EN_AUTOCAL	1 ¹	Not applicable
EN_ADC_CNV, EN_ADC,	1	
EN_ADC_CLK		
PD_ADC	0	

¹ REG0010 に書き込んで ADC 変換と VCO キャリブレーションを開始す る場合に必要です。

表 22 のビットを設定し終えたら、REG0045 へのレジスタ書込み または REG0010 へのレジスタ書込み (RCLK のみ) を行って ADC変換を開始します。REG0010 への書込みでは、ADC変換が 完了すると直ちに、VCOキャリブレーション (VCO のキャリブ レーションのセクションを参照) が始まります。ADC 変換の完 了までには、17 クロック・サイクルが必要です。シリアル・ ポート・レジスタ REG0049 の ADC_BUSY ビットが、変換ス テータスをモニタします。変換時、ADC_BUSY は1にセットさ れ、変換が終了すると ADC_BUSY は0にセットされます。

測定は、REG004C および REG004D の CHIP_TEMP ビット・ フィールドのビット[8:0]に記録されます(図 82 参照)。

周囲温度測定が必要な場合は、表23に示すように、ADF4378を 低消費電力状態に設定します。周囲温度測定では、SPIクロック が唯一の使用可能なクロック・オプションです。

表 23. 周囲温度フル・パワーダウン・レジスタ設定

Bit Fields	State
ADC_CLK_SEL	1
PD_ADC	0
PD_CLK, PD_RDET, PD_CALDAC, PD_NDIV,	1
PD_VCO, PD_LD, PD_PFDCP, PD_CLKOUT,	
PD_SYSOUT, PD_RDIV	

ダブル・バッファ機能

ダブル・バッファ機能は、表24に示すビット・フィールドの上 位/下位設定を参照します。下位のビット・フィールドのみが、 ADF4378 の実際の状態を制御します。1 つのビット・フィール ドに対しダブル・バッファ機能が有効化されている場合、シリ アル・インターフェイスは、上位のビット・フィールドにのみ 書込みを行います。レジスタ書込みが REG0010 に送られるまで、 下位のビット・フィールドは以前の値を保持します。REG0010 への書込み後、すべての上位ビット・フィールドは、それぞれ の下位ビット・フィールドに自動的に読み込まれます。 REG0010 に書き込むことで、VCO の自動キャリブレーションも 開始されます(VCO のキャリブレーションのセクションを参 照)。これにより、ユーザは、ADF4378の出力周波数を変更す るいくつかのビット・フィールドを更新し、同じレジスタ書込 みで新しい VCO キャリブレーションを開始できます。ダブル・ バッファ機能が無効化されている場合、シリアル・インター フェイスは、下位ビット・フィールドに直接書込みを行います。

MASTER_READBACK_CONTROL ビットをイネーブルまたは ディスエーブルすることで、上位または下位のビット・フィー ルドの状態をリード・バックできます。

表 24. ダブル・バッファのイネーブル・ビットおよび ビット・フィールド

Double Buffer Enable Bits	Double Buffered Bit Fields
Not applicable, always enabled	N_INT bits, Bits[11:0], R_DIV, EN_RDBLR, CP_I
CLKODIV_DB	CLKOUT_DIV
DCLK_DIV_DB	DCLK_DIV1, DCLK_DIV2
O_VCO_DB	M_VCO_CORE, M_VCO_BAND, M_VCO_BIAS
DEL_CTRL_DB	INV_CLKOUT, BLEED_I bits, Bits[9:0], BLEED_POL, N_DEL, R_DEL

シリアル・ポート

SPI互換のシリアル・ポートには制御とモニタリングの機能があ ります。CMOS_OVビットは、SDOおよび SDIO SPIの出力ピン のロジック・ハイ・レベルが 3.3V か 1.8V かを決定します。ま た、CMOS_OV は、MUXOUT および LKDET の出力レベルも設 定します。

シリアル・ポートは、REG0000および REG0001 のいくつかの異 なる設定をサポートするよう設定できます。

SDO_ACTIVE ビットは、シリアル・ポートが 3 線式シリアル・ インターフェイスか 4 線式シリアル・インターフェイスかを決 定します(図 2、図 3、図 4 のタイミング図を参照)。

図 83 および図 84 に示すように、命令サイクルは、16 ビットで 構成されています。15 個の LSB ビットがレジスタ・アドレスを 決定し、MSB は、データ転送サイクル中にデータがシリアル・ インターフェイスに書き込まれるのか、シリアル・インター フェイスから読み出されるのかを決定します。LSB_FIRST ビッ トは、シリアル・インターフェイスの命令サイクルおよびデー タ転送サイクルのデータ方向を決定します。



図 84. シリアル・インダーフェイス、 LSB ファースト(LSB_FIRST = 1)

SPI レジスタ・マップは、図 83 およ 図 84 に示すように単一命 令で、あるいは、図 85 に示すようにストリーミング・モードで プログラムできます。ストリーミング・モードを用いると、複 数のレジスタに対しデータ転送の効率的な読出しや書込みが可 能です。ストリーミング・モードでは、命令ヘッダの 1 つのレ ジスタ・アドレスとそのレジスタ・アドレス用のデータ、更に、 後続のレジスタ・アドレスのデータで構成されるビット・スト リームを、ユーザがプログラムできます。 ADDRESS_ASCENSION ビットは、後続のレジスタ・アドレス がインクリメントされるかデクリメントされるかを決定します。 ストリーミング・モードではレジスタ・アドレスをデクリメン トすることを推奨します (ADDRESS_ASCENSION = 0)。その 理由は、REG0010 が VCO キャリブレーションとすべてのダブ ル・バッファの読み込みをトリガするため、これを最後に書込 み SPI レジスタにする必要があるためです。 SINGLE_INSTRUCTION ビットを1にセットすると、ストリー ミング・モードは無効化されます。SINGLE_INSTRUCTION を0 にセットすると、ストリーミング・モードは有効化されます。

ブロック・パワーダウン制御

ADF4378 のパワーダウン制御ビットは、REG0019 と REG001A に あ り ま す 。 PD_ALL 、 PD_RDET 、 PD_CLKOUT 、 PD_SYSOUT の各ビットは個別に設定できます。

PD_CLK、PD_CALDAC、PD_RDIV、PD_NDIV、PD_VCO、 PD_LD、PD_PFDCPの各ビットは、常に同じ状態に設定する必 要があります。このグループに1を設定できるのは、フル・パ ワーダウン周囲温度測定を実行する場合のみです(表 23 参照)。 その他の場合ではすべて、このビット・グループを0に設定す る必要があります。



推奨ストリーミング・モード(SINGLE_INSTRUCTION = 0)

アプリケーション情報 ループ・フィルタの設計

安定なループ・フィルタを設計するために、ADF4378 のルー プ・フィルタ部品を選択する際には注意が必要です。ループ・ フィルタの設計とシミュレーションには ADIsimPLL[™]をダウン ロードしてインストールすることを推奨します。ADIsimPLL に は、初めて使うユーザのためにチュートリアルが含まれており、 また、より複雑なトピックに対してのヘルプ・マニュアルも備 わっています。www.analog.comには、いくつかの ADIsimPLL ト レーニング・ビデオも用意されています。ループ・フィルタの 設計とシミュレーションを終了した後は、ADF4378 評価用ハー ドウェアを用いてその新しいループ・フィルタを検証すること を推奨します。

ループ・フィルタ設計の完全なチュートリアルは、このデータ シートの範囲を超えています。しかし、いくつかのベスト・プ ラクティスを以下に示します。ADIsimPLL はこれらのパラメー タの定義とシミュレーションの助けとなるものです。これらの 項目を大幅に変更すると、新たなループ・フィルタの設計が必 要になります。

- 1. 安定なループ・フィルタは次の条件を満たす必要があります。 a. ループ・フィルタの位相マージン>45°
 - b. ループ・フィルタの帯域幅 < $f_{PFD} \div 10$
- 2. 必要なループ・フィルタの帯域幅は、ADF4378の次の主要 な性能パラメータによって決まります。
 - a. ICP
 - b. Kyco
 - c. PFD 周波数
 - d. リファレンス入力の位相ノイズ(詳細については、リ ファレンスの位相ノイズのセクションを参照)
 - e. ジッタを最小化するかセトリング・タイムを最短にする かのトレードオフ(詳細については、それぞれ、出力の 位相ノイズ特性のセクションおよび式 12を参照)

VTUNE ピンには GND との間に 30pF のコンデンサが内蔵されて おり、これをループ・フィルタの設計に含める必要があります。 ADIsimPLL ではこの内部コンデンサを自動的に考慮します。

リファレンス源に関する考慮事項 リファレンス入力ネットワーク

図 66 に示す ADF4378 のリファレンス入力バッファは、差動周 波数源にもシングルエンド周波数源にも柔軟にインターフェイ スできます。図86~図91に、様々なリファレンス信号タイプに 対して推奨されるインターフェイスを示します。図 86、図 87、 図88、図89、図90、図91において、Z₀信号パターンはすべて、 50Ωの伝送ラインです。



80

図 86. シングルエンド 50Ω ソース (V_{REF} < 2.6V_{p-p})



ADF4378の SYSREF 入力は、入力 SYSREF 信号レベルの範囲に 対応できるよう、SR_SEL ビットを用いて CML/LVPECL イン ターフェイスまたは LVDS インターフェイス用に設定できます。 図 92~図 95 に SYSREF 入力インターフェイスの例を示します。

アプリケーション情報



DC-COUPLED DIFFERENTIAL LVDS

図 94. DC 結合差動 LVDS (SR_SEL = 1 に設定)



図 95. LVDS 入力への DC 結合 3.3V シングルエンド・ロジック (SR_SEL = 1 に設定)

リファレンスの位相ノイズ

ADF4378 は、 $L_{NORM} = -239 dBc/Hz$ (代表値)の帯域内正規化位 相ノイズ・フロアを実現します。等価入力位相ノイズ・フロア (L_{IN})を計算するには、次に示す式 17を用います。そのグラフ を図 96 に示します。

$$L_{IN} = L_{NORM} + 10 \times \log_{10}(f_{REF}) \tag{17}$$



図 96. 等価リファレンス入力位相ノイズ・フロアと f_{REF}の関係

例えば、リファレンス入力周波数が100MHzでは、L_{IN}は、−159dBc/Hz となります。リファレンス周波数源の位相ノイズは、全体的な システム位相ノイズに影響しこれを増加させることのないよう、 L_{IN}を少なくとも 6dB下回る必要があります。

代表的な LNORM 性能を維持するために、入力リファレンス信号のタイプと振幅に応じて最適な REF_SEL の設定を選択するための基準を、表7に示します。

出力の位相ノイズ特性

帯域内出力位相ノイズ

four で生成される帯域内位相ノイズ・フロア (Lour) は、式 18 および式 19 で計算できます。

$$L_{OUT} = L_{NORM} + 10 \times \log_{10}(f_{PFD}) + 20 \times \log_{10}$$
(18)

 $\left(\frac{f_{OUT}}{f_{PFD}}\right)$

または

 $L_{OUT} = L_{NORM} + 10 \times \log_{10}(f_{PFD}) + 20 \times \log_{10}$ $\left(\frac{N}{O}\right)$ (19)

ここで、L_{NORM} = -239dBc/Hz です。L_{NORM}の変化と、I_{CP}、 N_DEL、R_DEL、BLEED_I ビット・フィールドのビット[9:0]、 リファレンス・スルー・レートの関係を示す、図 42~図 47 を参 照してください。

式18および式19に示すように、所定のPFD周波数(fprD)に対し、出力帯域内位相ノイズは、N分周器カウント1桁あたり20dBの割合で増加します。そのため、所定の出力周波数(four)に対し、fprDは、アプリケーションの周波数ステップ・サイズ条件を満たしながらも、できる限り大きく(あるいはNをできる限り小さく)する必要があります。

1/fノイズによる出力位相ノイズ

オフセット周波数が非常に低い場合の帯域内位相ノイズは、fPFD に応じて、ADF4378の1/fノイズの影響を受ける可能性があります。
所定の周波数オフセット(forfser)での出力 1/f 位相ノイズを概 算するには、式 20 において、正規化した帯域内 1/f ノイズ(L_{1/f}) を-287dBc/Hz とします。

$$L_{OUT(1/f)} = L_{1/f} + 20 \times \log_{10}(f_{OUT}) - 10$$

× log₁₀(f_{OFFSET}) (20)

多くの場合、式 21 に示すように、L_{1/f} は、オフセットが 10kHz の1GHzの信号に正規化されます。

$$L_{1/f_{-}1G_{-}10k} = L_{1/f} + 20 \times \log_{10}(1 \, GHz) - 10$$

$$\times \log_{10}(10 \, kHz) = L_{1/f} + 140 \quad dB$$
(21)

帯域内ノイズ・フロア(Lour)とは異なり、1/f ノイズ(Lour(L/f)) は、fPFDによって変化しませんが、オフセット周波数に対して一 定というわけではありません。fPFDが100MHzおよび500MHzの 場合の帯域内位相ノイズの例を、図97に示します。合計位相ノ イズはLourとLour(L/f)の和で、式22で計算できます。





図 98. パワーアップと初期化のシーケンス

次の手順は、ADF4378のパワーアップと初期化の推奨シーケンスです。

- 仕様規定された電圧をV₅v、V_{3.3}v_1、V_{3.3}v_2の電源グループに 印加します。ADF4378 はこの時点では完全にパワーダウ ン・モードで、SPIのプログラミングはできません。
- CE ピンをロジック・ハイに設定します。プルアップ抵抗を 介して CE ピンを V3_LDO ピンに接続し、そのため、手順1 と手順2を同時に実行してもかまいません。
- すべての SPI レジスタ・ビットがパワーオン・リセット (POR)状態に安定するまで 200µs 以上待機した後、SPI の プログラミングを開始して ADF4378 を必要な状態に設定し ます。以下に、推奨する SPIプログラミングを示します。
 - a. 今後のリードバック動作のために、SDO_ACTIVE ビット および CMOS_OV ビットを必要な状態に設定します。
 - b. 全レジスタ・アドレスを REG0045 から REG0010 まで降順で設定します。いくつかのレジスタ・フィールドについて必要な事前設定値を表 44 に示します。これらは、適切なデバイス動作のために必要です。
- PD_ALLビットが0に設定されるまで、ADF4378はパワーダ ウン・モードを維持します。PD_ALLがディスエーブルに なった後、VCOキャリブレーション回路やその他の回路ブ ロックが安定するまで10µs以上待機してから、VCOのキャ リブレーションを行います。
- 5. REG0010 に書込みを行うと VCO の自動キャリブレーション が始まります。この時点で、デバイスは完全に動作可能とな り、新しい周波数を必要に応じて何度でも設定できます。
- PD_ALLを1に設定するとADF4378がパワー・ダウンします が、最後に行われた SPI 設定と全 SPI プログラミング機能は 保持されます。
- PD_ALL の状態だけが手順 6 で変更されたのであれば、 PD_ALLを0に設定すると、ADF4378 は手順5 で設定された 周波数に戻ります。10µsの待機後、すべての回路ブロックは 内部で完全にパワー・アップされます。この 10µs の待機に は、ループ・フィルタの帯域幅に関する周波数セトリング・ タイムは含まれません。

パワーアップと初期化のシーケンス

8. CE ピンのレベルを切り替えると、ADF4378 は完全なパワー ダウン・モードに戻り、SPI レジスタは POR 状態に戻ります (手順2および手順3を参照)。

電源およびバイパス

ADF4378 は高性能で低ノイズのデバイスです。位相ノイズおよ びスプリアス性能は、電源にノイズが多い場合には低下します。 最高性能を発揮し、電源ノイズによって ADF4378 の性能が低下 しないようにするには、アナログ・デバイセズの低ノイズで電 源電圧変動除去比(PSRR)の高いレギュレータを用いることを 推奨します。LT3045、ADM7150、ADM7151 などが推奨レギュ レータです。

ADF4378 では、必要な局所電源バイパス・コンデンサをすべて ADF4378 の積層パッケージに統合化しているため、基板上に電 源バイパス・コンデンサを配置する必要がありません。図 99 に 示すように、局所電源バイパス・コンデンサの必要性をなくす ことで、ADF4378 が使用する実効 PCB 面積が 40%減少し、基板 レイアウト設計に伴う課題の数が低減されます。



図 99. 電源デカップリング・コンデンサを 統合化することによるレイアウト上の利点

設計およびプログラミング例1:単一 ADF4378

単一の ADF4378 は単一の ADC にクロックを供給します。この 例の目的は、ADIsimPLL でループ・フィルタを設計するために 必要な適切な入力を決定する方法を提供すること、ADF4378 の すべてのレジスタ設定を手動で生成する方法を提供すること、 初期パワーアップ時に VCO 自動キャリブレーションを実行して その後のすべてのデバイス・パワーアップでの VCO 自動キャリ ブレーションをバイパスまたはオーバーライドする方法を提供 することです。実際には、ADF4378 評価用ボードのグラフィカ ル・ユーザ・インターフェイス (GUI) レジスタで、レジスタ 生成プロセスを自動化し、手動レジスタ生成方法を置き換えた り検証したりできます。

この設計例では、次の設計目標を仮定しています。

- リファレンス入力、125MHz、シングルエンド 7dBm のサイン 波、50Ω環境
- ▶ 12GHz の出力
- ▶ 1.8V、4 線式 SPI、最適な SPI 書込みシーケンスという SPI 条件
- ▶ ジッタが最低となる性能を実現する設計を他のどの設計基準よりも優先

設計手順

次の設計手順が、回路図の設計および SPI レジスタ生成の助け となります。

- リファレンスおよびループ・フィルタを設計するための設定 値を選択します(詳細については、リファレンスとループ・ フィルタの設計のセクションを参照してください)。
- 出力、周波数、振幅を選択します(詳細については、出力選択、周波数、振幅のセクションを参照してください)。
- 3. リファレンスから出力までの伝搬遅延の設定を選択します (詳細については、リファレンスから出力までの伝搬遅延の 設定のセクションを参照してください)。
- 4. ロック検出器の設定を選択します(詳細については、ロック 検出器の設定のセクションを参照してください)。
- VCO 自動キャリブレーションの設定を選択します(詳細に ついては、VCO 自動キャリブレーションの設定のセクショ ンを参照してください)。
- ダブル・バッファと手動 VCO キャリブレーションの設定を 選択します(詳細については、ダブル・バッファと手動 VCO キャリブレーションの設定のセクションを参照)。
- SPIプロトコルの設定を選択します(詳細については、SPIプ ロトコルの設定のセクションを参照)。
- その他のレジスタ設定を選択します(詳細については、その 他のレジスタ設定のセクションを参照)。

リファレンスとループ・フィルタの設計

ADIsimPLL でループ・フィルタを設計するには、必要なリファ レンス入力設定、チャージ・ポンプ設定、PFD 周波数を決める 必要があります。設計およびプログラミング例 1:単一 ADF4378 のセクションに示した設計目標では、ジッタが最小と なる性能を実現することが他の設計基準よりも優先されます。 ジッタが最小となるループ・フィルタを設計するには、出力の 位相ノイズ特性のセクションで説明したように、出力位相ノイ ズ特性を最小限に抑えるレジスタ設定を決定します。

帯域内出力位相ノイズのセクションでは、fPFD が最大のときに Lour が最小となることを述べています。最大の fPFD は、リファ レンス・ダブラをイネーブルし、リファレンス分周器とバイパ スすることで得られます(詳細については、リファレンス分周 器(R) とダブラ(D) のセクションを参照)。リファレンス・ ダブラをイネーブルするには、EN_RDBLR = 1 に設定します。 リファレンス分周器はバイパスされ、そのパワー・オン・リ セット状態を維持できます(R_DIV = 1)。式 7 を解くと、fPFD の最大値が求まります。

$f_{PFD} = D \times f_{REF} = 2 \times 125 MHz = 250 MHz$

チャージ・ポンプのセクションでは、図 46に示すように、 I_{CP} を 大きくすると L_{NORM} が小さくなることが述べられています。 L_{NORM} を最小にするには、 $CP_I = 15$ に設定します。

リファレンス入力のスルー・レートに基づいて最適なリファレンス入力バッファ・アンプ(詳細については、リファレンス入力バッファのセクションを参照)を選択しても、LNORMを最小限に抑えることができます(図43参照)。式23および式8を解くと、リファレンス入力のスルー・レートが求まります。

$$V_{PK} = \sqrt{2} \times \sqrt{10^{((P_{dBm}/10) \times 50 \,\Omega/1000 \,mW)}}$$
(23)

 $V_{PK} = \sqrt{2} \times \sqrt{10^{((7 \, dBm/10) \times 50 \, \Omega/1000 \, mW)}} = 0.707$ V_{PK}

Slew Rate = $2 \times \pi \times f_{REF} \times V_{PK} = 2 \times \pi \times 125$ MHz $\times 0.707 = 556 V / \mu s$

表7および図43に基づき、556V/ μ sのリファレンス入力スルー・ レートでは、REF_SEL = 1 に設定して LNA リファレンス・アン プを選択した場合に LNORM が最小になります。LNA リファレン ス・アンプを選択すると、 $f_{REF} = 125$ MHz の場合には表 8 により FILT_REF = 0 に設定することが必要になり、 $V_{REF} = 2 \times 0.707 V_{PK} = 1.414 V_{PP}$ の場合には、表9により BST_REF = 1 に設定する必要 があります。

リファレンス・ピーク検出器(詳細については、リファレン ス・ピーク検出器のセクションを参照)は、約10mWの最小限 のエネルギーを消費するだけなので、性能を低下させることは ありません。そのため、設計目標に合うよう、PD_RDETは0に も1にも設定できます。PD_RDET = 0としてリファレンスおよ びループ・フィルタの設計を行うと、REF_OK ビットを用いて リファレンス信号をモニタできるオプションが可能になります。

表 25. SPIの概要:リファレンスとループ・フィルタの設計

Bit Field	Value
EN_RDBLR	0x1
R_DIV	0x1
CP_I	0xF
REF_SEL	0x1
FILT_REF	0x0
BST_REF	0x1
PD_RDET	0x0

推奨するリファレンス入力ネットワークについては、図 86、シ ングルエンド 50Ω ソース(VREFIN < 2.6Vpp)を参照してください。

ADIsimPLLのループ・フィルタ設計では、選択した LNA リファ レンス・アンプのゲインは DMA リファレンス・アンプより高い 点に注意してください。その結果、LNA で生じるリファレン ス・スプリアス成分は大きくなります。そのため、-100dBc に 指定された代表目標スプリアス性能を実現するには、5 次の ループ・フィルタ設計が必要になります。しかし、DMA のリ ファレンス・スプリアス成分はこれより小さいため、より単純 な4 次のループ・フィルタ設計で同じスプリアス結果が得られ ます。リファレンスおよびループ・フィルタを設計するため、 ADIsimPLLがループ帯域幅460kHzのループ・フィルタを生成し たと仮定します。このループ・フィルタ帯域幅は、後にこの設 計において LD_COUNT 設定を決めるために必要となります。

出力選択、周波数、振幅

設計およびプログラミング例 1: 単一 ADF4378 のセクションの 設計目標では、four = 12GHz であることが必要です。表 18 によ り、four = 12GHz の場合、CLKOUT_DIV = 0 および O = 1 である ことが必要です。PLL 帰還分周器ビット・フィールド N_INT の ビット[11:0]は、式 4、式 6、表 20 から決められます。 $f_{OUT} = f_{VCO} / O = f_{VCO}$ $f_{VCO} = f_{REF} \times D \times N \times O, \text{ solving for N produces}$ $N = f_{VCO} / (f_{REF} \times D \times O) = 12 \text{ GHz} / (125 \text{ MHz} \times 2 \times 1) = 48, \text{N_INT setting}$

クロック出力バッファの振幅(詳細については、クロック出力 バッファのセクションを参照)は、ジッタ性能に大きく影響す ることはありません(図9参照)。ただし、図52は、振幅が小 さいと電源電流が低下することを示しています。そのため、 ADCのクロック入力が対応可能な最小の振幅設定を選択してく ださい。周波数および振幅の出力を選択するには、 CLKOUT_OP=1に設定してクロック出力バッファの振幅を選択 します(図32および表21を参照)。

ADF4378 の一般的なクロック出力ネットワークを図 109 に示します。

表 26. SPIの概要:出力選択、周波数、振幅

Bit Field	Value
CLKOUT_DIV	0x0
N_INT, Bits[11:0]	0x30
CLKOUT_OP	0x1
PD_CLKOUT	0x0

リファレンスから出力までの伝搬遅延の設定

リファレンスから出力までの伝搬遅延は、設計およびプログラ ミング例1:単一 ADF4378 のセクションには示されていません。 設計およびプログラミング例1:単一 ADF4378 のセクションで は、最小ジッタ性能を最優先することが述べられています。リ ファレンスから出力までの遅延の制御を最小設定値に設定する と、LNORM および L1rf を最小化することで最小ジッタが実現でき ます(図12、図15、図42、図45を参照)。図14 に示すよう に、INV_CLKOUT の設定はジッタ性能には影響せず、パワー・ オン・リセット状態である0のままとすることができます。

表 27. SPI の概要: 伝搬遅延

Bit Field	Value
EN_BLEED	0x0
BLEED_I	0x0
BLEED_POL	0x0
R_DEL	0x0
N_DEL	0x0
INV_CLKOUT	0x0

ロック検出器の設定

ロック検出器(詳細については、ロック検出器のセクションを 参照してください)をイネーブルするには、EN_LOL ビットと EN_LDWIN ビットを 1 に設定します。LD_COUNT ビット・ フィールドは、式 12 によって定まります。リファレンスとルー プ・フィルタの設計のセクションで示したように、460kHz の ループ帯域幅(LPBW)が仮定されています。

 $PFD Cycles = f_{PFD} \times 5/(2 \times \pi \times \text{LPBW}) = 250$ MHz × 5/(2 × $\pi \times 460 \text{ kHz}$) = 432

最小 PFD サイクル・カウントの計算値 432 は、その後表 14 の PFD サイクル欄と比較され、その結果、PFD サイクルが 542、 LD_COUNT が9となります。

表 16 で LDWIN_PW 設定を求めるには、式 10 または式 11 から t_{IDEL} を計算します。リファレンスから出力までの伝搬遅延の設 定のセクションで BLEED_I ビット・フィールドのビット[9:0]が 0 に設定されているため、t_{IDEL} = 0 となります。t_{IDEL} = 0 の場合、 表 16 によれば、LDWIN_PW は 0 にセットされます。RST_LD ビットはロック検出器に関連し、通常の使用例では 0 に設定さ れます。

表 28. SPI の概要:ロック検出器

Bit Field	Value
EN_LOL	0x1
EN_LDWIN	0x1
LD_COUNT	0x9
LDWIN_PW	0x0
RST_LD	0x0

VCO 自動キャリブレーションの設定

自動 VCO キャリブレーション用の SPI レジスタを決めるプロ シージャの概要は、VCO のキャリブレーションのセクションに 示されています。

VCO キャリブレーションのステップ1では、自動キャリブレー ション・ビット EN_AUTOCAL をイネーブルすると共に、いく つかの VCO キャリブレーション分周器、クロック、温度セン サーをイネーブルします。

表 29. SPI の概要: VCO	自動キャリブレーション、ス	ステップ1
--------------------	---------------	-------

Bit Field	Value
EN_DNCLK	0x1
EN_DRCLK	0x1
ADC_CLK_SEL	0x0
ADC_A_CONV	0x1
EN_AUTOCAL	0x1
EN_ADC_CNV	0x1
EN_ADC	0x1
EN_ADC_CLK	0x1
PD_ADC	0x0

VCO キャリブレーションのステップ 2 では、表 17 に従い、 250MHz の PFD 周波数を基に、CAL_CT_SEL、DCLK_DIV2、 DCLK_MODE の状態を決定します。DCLK_DIV1 は、PFD 周波 数とは関係なく、常に1に設定する必要があります。表 17 には、 forv_RCLKを計算する式が次のように示されています。

 $f_{DIV \ RCLK} = f_{PFD}/2 = 250 \ MHz/2 = 125 \ MHz$

表 30. SPI の概要:VCO 自動キャリブレーション、ステップ 2

Bit Field	Value
CAL_CT_SEL	0x1

表 30. SPI の概要:VCO 自動キャリブレーション、ステップ2 (続き)

Bit Field	Value
DCLK_DIV2	0x0
DCLK_MODE	0x1
DCLK_DIV1	0x1

VCO キャリブレーションのステップ 3 およびステップ 4 では、 式 13、式 14、式 15、式 16 を用いて、SYNTH_LOCK_TIMEOUT ビット・フィールドのビット[14:0]、VCO_ALC_TIMEOUT ビッ ト・フィールドのビット[14:0]、VCO_BAND_DIV ビット、 ADC_CLK_DIV ビットが、forv_RCLK から計算できます。

$SYNTH_LOCK_TIMEOUT \ge Ceiling$ $(200 \,\mu s \times 125 \,MHz) = 25000$

 $VCO_ALC_TIMEOUT \ge Ceiling(50 \,\mu s \times 125 \,MHz)$ = 6250

$$VCO_BAND_DIV \ge Ceiling\left(\frac{15\,\mu s \times 125\,MHz}{16 \times 2^{1}}\right)$$
$$= Ceiling(58.59375) = 59$$

$$ADC_CLK_DIV > Ceiling\left(\frac{\frac{125 \text{ MHZ}}{400 \text{ kHZ}} - 2}{4}\right) = Ceiling$$

$$(77.625) = 78$$

表 31. SPI の概要:VCO 自動キャリブレーション、ステップ 3 およびステップ 4

Bit Field	Value
SYNTH_LOCK_TIMEOUT	0x61A8
VCO_ALC_TIMEOUT	0x186A
VCO_BAND_DIV	0x3B
ADC_CLK_DIV	0x4E

SYSREF 入力設定

SYSREF リタイマー経路を用いるには、R_DIV 値が 1 であるこ とが必要です。EN_RDBLR はイネーブルしてもかまいません。 EN_RDBLR ビットが 0 の場合、最大入力リファレンス周波数は 500MHz です。EN_RDBLR ビットが 1 に設定されている場合は、 最大リファレンス周波数は 250MHz に制限されます。

SYSREF 入力バッファのタイプは、**REG0042** の **SR_SEL** ビット で選択できます。**SR_SEL** = 0 の場合、**ADF4378** の **SYSREF** 入力 バッファは **CML/LVPECL** での動作用に設定されます。内部コモ ン・モード電圧は 1.85V に設定されます。**SR_SEL** = 1 の場合は、 入力バッファは一般的な LVDS 入力用に設定されます。内部コ モンモード電圧は 1.3V に設定されます。

表 32. SPI の概要: SYSREF 入力設定

Bit Field	Value
R_DIV	0x01
EN_RDBLR	0x01 for input reference frequency <250 or 0x00
SR_SEL	0x00 for CML/LVPECL operation, 0x01 for LVDS operation

SYSREF 出力設定

リタイミングした SYSREF 出力は、LVDS 対応信号として SR_OUTP ピンと SR_OUTN ピンから読み出せます。ENSR ピン をローにするかレジスタ 0x001Aの PD_SYSOUT ビットを1に設 定することで、SYSREF 出力をパワーダウンできます。

7 ビットの遅延 SR_DEL を用いて、CLK の立上がりエッジから SYSREF 信号までの時間遅延を増加できます。遅延を設定する には、REG0043のSR_DEL[6:0]を用います。REG0043のINV_SR が0の場合、SYSREFはクロックの立上がりエッジに揃います。 リタイミング・エッジは反転可能です。これは、0.5 × tclk の遅 延を余分に追加する効果もあります。これをイネーブルするに は、REG0043のINV_SR を1に設定します。

表 33. SPI の概要: SYSREF 出力設定

Bit Field	Value
PD_SYSOUT	0x00
SR_DEL[0:6]	0x00 to 0x7F
INV_SR	0x00 (default), 0x01 for additional 0.5 \times t_{CLK} delay

ダブル・バッファと手動 VCO キャリブレーションの 設定

複数の周波数設定が必要な場合、ダブル・バッファ機能(詳細 については、ダブル・バッファ機能のセクションを参照)およ び VCO 設定の手動プログラミングにより、周波数スイッチング 時間を改善できます。この設計手順のような単一固定周波数ア プリケーションの場合では、これらのモードが必要となること は稀です。そのため、関連ビットはパワーアップ時のデフォル ト状態のままである可能性があります。

表 34. SPI の概要:ダブル・バッファと手動 VCO キャリブレー ションの設定

Bit Field	Value
M_VCO_CORE	0x0
M_VCO_BAND	0x0
M_VCO_BIAS	0x0
O_VCO_CORE	0x0
O_VCO_BAND	0x0
O_VCO_BIAS	0x0
CLKO_DIV_DB	0x0
DCLK_DIV_DB	0x0
O_VCO_DB	0x0
DEL_CTRL_DB	0x0

SPI プロトコルの設定

SPIプロトコルについて記載した設計目標(詳細については、シ リアル・ポートのセクションを参照)は、1.8V ロジック、4線 式 SPI、最適な SPI 書込みシーケンスです。REG0000、REG0001、 REG0018 には SPI 関連のレジスタ・ビットがあり、これらを設 計目標に基づく必要な状態と共に表 35 に示します。ビット機能 が設計目標として表に記載されていない場合は、パワーオン時 のデフォルト状態が仮定されています。 表 35. SPI の概要:SPI プロトコル

Bit Field	Value
CMOS_OV	0x0
SDO_ACTIVE, SDO_ACTIVE_R	0x1
ADDRESS_ASCENSION, AD-	0x0
DRESS_ASCENSION_R	
SINGLE_INSTRUCTION	0x0
LSB_FIRST, LSB_FIRST_R	0x0
MASTER_READBACK_CONTROL	0x0

その他のレジスタ設定

チャージ・ポンプ・テスト・モード、MUXOUT、ブロック・パ ワーダウン制御の各セクションには、デバッグや周囲ダイ温度 測定など、特定の目的のために推奨されるいくつかのビット・ フィールドが記載されています。通常の使用例では、これらの ビット・フィールドは、それぞれの POR 状態に設定する必要が あります(表 36 参照)。SOFT_RESET、SOFT_RESET_R、 RST_SYS、ADC_ST_CNV だけが、ここに示していないその他 の RW ビット・フィールドですが、これらもそれぞれの POR 状 態に設定する必要があります(表 36 参照)。

表 44 のビット列には、名称のないセルがいくつかあります。適 切な動作を実現するため、これらの名称のない予約済みのセル は、表 44 に示す状態にプログラムする必要があります。

表 36. SPI の概要:その他のレジスタ

Bit Field	Value
EN_CPTEST	0x0
CP_UP	0x0
CP_DOWN	0x0
MUXOUT	0x0
PD_CLK	0x0
PD_CALDAC	0x0
PD_ALL	0x0
PD_RDIV	0x0
PD_NDIV	0x0
PD_VCO	0x0
PD_LD	0x0
PD_PFDCP	0x0
SOFT_RESET, SOFT_RESET_R	0x0
RESET_SYS	0x0
ADC_ST_CNV	0x0

プログラミング手順

ADF4378 をパワー・アップするには、2 種類の方法があります。 標準的なパワーアップと初期化のシーケンス、自動 VCO キャリ ブレーションのセクションで示す最も一般的に用いられる方法 は、最初のデバイス・パワーアップ時には必須です。

高速パワーアップと初期化、手動プログラミングによる VCO キャリブレーション設定(オプション)のセクションに示す方 法は、最初のパワーアップ後にオプションで使用するパワー アップ手順です。

標準的なパワーアップと初期化のシーケンス、 自動 VCO キャリブレーション

次の標準的なパワーアップと初期化シーケンスは、ADF4378 を パワーアップしプログラミングするための推奨手順です。

- 設計手順のセクションで示したレジスタ設定を用いて、パ ワーアップと初期化のシーケンスのセクションの手順1~手 順5を実行します。
- オプションで、VCO キャリブレーションのビット・フィー ルドである ADC_BUSY および FSM_BUSY の状態をモニタで きます。ADC_BUSY がハイからローに遷移し、次いで FSM_BUSY がハイからローに遷移すると、VCO のキャリブ レーションは終了します。自動 VCO キャリブレーション時 間の代表値は、3ms~9msです。
- 3. VCO のキャリブレーションが終了したら、EN_DRCLK = EN_DNCLK = EN_ADC_CLK = 0 に設定して VCO キャリブ レーション・クロックをディスエーブルします。VCO キャ リブレーション・クロックをディスエーブルすると、V_{3.3V_1} 電流が約 15mA 減少し、不要なスプリアス成分を低減できま す。
- 4. ロック検出器が LKDET ピンおよび LOCKED ビットをハイに 設定すると、PLL がロックされます。

高速パワーアップと初期化、手動プログラミングに よる VCO キャリブレーション設定(オプション)

高速のパワーアップおよび初期化方法の目的は、通常 3ms~9ms である自動 VCO キャリブレーション時間を避けるためです。本 設計やプログラミング例 1 のように、固定クロック周波数コン バータのアプリケーションでは、通常、自動 VCO キャリブレー ション時間が許容できます。次のリストは、VCO のキャリブ レーション結果を最初のパワーアップ時に記録し、その後のパ ワーアップ時に VCO キャリブレーション設定を手動でプログラ ミングする手順を示しています。

- ▶ 最初のパワーアップ時には、標準的なパワーアップと初期化のシーケンス、自動 VCO キャリブレーションのセクションで説明した手順に従います。
- ▶ VCO_CORE、VCO_BAND、VCO_BIAS の各ビット・フィー ルドからキャリブレーション結果を記録し、その記録された 結果をメモリに保存します。固有のデバイスと周波数の組み 合わせごとに、生成される VCO_CORE、VCO_BAND、 VCO_BIAS の値は異なる点に注意してください。
- ▶ その後のパワーアップと初期化のシーケンス(詳細については、パワーアップと初期化のシーケンスのセクションを参照)では、表 37 に示すレジスタ設定を用いてオーバーライド(O_VCO_CORE、O_VCO_BAND、O_VCO_BIAS) VCO レジスタ・ビットおよび手動(M_VCO_CORE、M_VCO_BAND、M_VCO_BIAS) VCO レジスタ・ビットを設定することで、自動 VCO キャリブレーション・プロシージャをバイパスできます。設計手順のセクションに示すその他のビット・フィールドはすべて、同じままです。

ADF 43/8

表 37. 手動プログラミングによる	VCO キャリブレーション	設定
--------------------	---------------	----

Bit Fields	Value
EN_AUTOCAL	0x0
EN_DRCLK	0x0
EN_DNCLK	0x0
EN_ADC_CLK	0x0
O_VCO_CORE	0x1
O_VCO_BAND	0x1
O_VCO_BIAS	0x1
M_VCO_CORE	Program M_VCO_CORE, M_VCO_BAND, and
M_VCO_BAND	M_VCO_BIAS with recorded VCO_CORE,
M_VCO_BIAS	VCO_BAND, and VCO_BIAS values, respectively,
	Sequence, Automatic VCO Calibration section

複数の ADF4378 の出力位相のアライメント

複数の ADF4378 の出力位相を揃える手順は、次の 2 つのステッ プで構成されます。最初のステップでは、位相アライメントが 確保できるよう、複数のデバイスのリファレンス分周器、リ ファレンス・ダブラ、クロック出力分周器が正しく設定される ことを確実なものにします。次のステップでは、複数の ADF4378 デバイスの出力間スキューを最小限に抑えます。

ステップ1:位相アライメント

ADF4378 のアーキテクチャには、インテジャーPLL フィード バック・ループ内にクロック出力分周器と出力インバータがあ り(機能ブロック図を参照)、これによりクロック出力分周器 の位相とリファレンス入力の位相が揃うようロックされた PLL が可能になります。そのため、複数の ADF4378 の出力の位相を 揃えるために、ADF4378 のすべてのリファレンス入力ピンでリ ファレンスの位相が確実に揃うようにしてください。

リファレンス分周器とリファレンス・ダブラは PLL ループ外に あるため、表 38 を参照し、複数の ADF4378 デバイスの位相ア ライメントが確保されるようにしてください。

表 38. 複数の ADF4378 デバイスを揃えるためのリファレンス 設定

Reference Divider and Doubler State	Guaranteed Reference to Output Phase Alignment
EN_RDBLR = 1	Yes
R_DIV = 1	Yes
R_DIV > 1	When f_{OUT}/f_{REF} = integer, and $f_{REF} \le f_{OUT}$

ステップ2:出力間スキュー調整

複数の ADF4378 デバイス間でのリファレンス入力からリファレンス出力への伝搬遅延(tpp)の差は、複数の ADF4378 デバイス 間の出力スキューとして現れます。

プロセスや温度の範囲全域で tpD を最小限に抑えるには、 REF_SEL=0に設定してリファレンス入力バッファに DMA を選 択します。DMA を選択すると、プロセス変動による tpD の代表 的な標準偏差は 3ps (図 26 参照)で、温度係数(tpD-TC)は 0.03ps/℃(図 22 参照)です。

ADF4378 デバイスの制御された tpD により、システム全体のス キュー(tsKEW_SYSTEM)の大部分は、配線パターンやケーブルで の伝搬遅延の不一致(tsKEW_B、tsKEW_D)、および他の部品のス キュー(tsKEW_A)または計測器のスキュー(tMEAS_ERROR)による ものと予測することが妥当です。図100と式24に、代表的なシ ステムにおいて可能性のある出力スキュー誤差の要因をいくつ か示します。記事:数 GHz に対応する大規模なクロック・ツ リーのスキューを抑えるでは、大規模なクロック・ツリーでの 部品選択、基板設計、エンドユーザのコスト条件について、ス キューに関するトレードオフの概要を説明しています。



図 100. 総合的システム・スキュー

 $t_{SKEW_SYSTEM} = t_{SKEW_A} + t_{SKEW_B} + t_{SKEW_C} + t_{SKEW_D} + t_{MEAS_ERROR}$ (24)

ここで、

 $t_{SKEW A} = t_{A1} - t_{A0}$

 $t_{SKEW_B} = t_{PD_B1} - t_{PD_B0}$

 $t_{SKEW C} = t_{PD C1} - t_{PD C0}$

 $t_{SKEW D} = t_{PD D1} - t_{PD D0}$

$t_{MEAS ERROR} = t_{CHAN1} - t_{CHAN2}$

複数クロック間のクロック・スキューを更に低減するために、 ADF4378 デバイスでは、SPI のプログラマブルな調整を行い、 tpDを lps未満のステップで増加または減少できます。表 39 およ び表 40 では、リファレンスから出力への遅延の複数の制御方法 を比較しています。大規模なクロック・ツリーでは、これらの tpD 調整により、部品選択、基板設計、エンドユーザのコスト条 件における出力間スキューのトレードオフを軽減できます。

表 39.	ADF4378	3における	リファ	レンス	から出力ま	での遅延制御
の比較	ξ					

Parameters	Referenc e Delay	Feedback Delay	Charge-Pu Current	Imp Bleed	Output Invert
Register Bits	R_DEL	N_DEL	EN_BLEED BLEED_I b Bits[9:0], BLEED_PC), it fields, DL	INV_CLKOUT
t _{PD}	Increases	Decreases	BLEED_ POL = 0, increases	BLEED_ POL = 1, decrease s	Inverts output, see Table 19
Number of Steps	127	127	1023	1023	
Step Size	~1 ps	~1 ps	~0.01 ps to 65 ps, varies with CP_I and f _{PFD} Equation 9		$\frac{1}{(2 \times f_{OUT})}$

表 40. ADF4378 におけるリファレンスから出力までの代表的	な
性能影響	

Parameters	Reference and Feedback Delay	Charge-Pump Bleed Current	Output Invert
Temperature Coefficient	Minimal, Figure 18 and Figure 23	None, Figure 21 and Figure 24	None
L _{NORM}	<1 dB, Figure 45	<1 dB, Figure 42	None
L _{1/f}	<1 dB, Figure 45	<4 dB, Figure 42	None
Spurious	Minimal	f _{PFD} ≥ 50 MHz: minimal, f _{PFD} < 50 MHz, contact ADI	Minimal
Lock Detector	None	For more information, see the Lock Detector section	None

図 45 および図 43 には、R_DEL、N_DEL、または BLEED_I ビッ ト・フィールドのビット[9:0]の大きさが増加すると、LNORMおよ びLufが全般的にわずかに増加するという傾向が示されています。 LNORM および L1/fの増加は、クロック・ジッタの原因となります (図 12 および図 15 を参照)。そのため、ジッタの影響を受け やすいアプリケーションの多くでは、R DEL、N DEL、または BLEED_I ビット・フィールドのビット[9:0]の値の大きさを最小 限に抑える方法を見出すことが必要です。例えば、図 100 のス キューを最小限に抑えるための調整方法を2つ、図101に示し ます。方法1では、表 39 に示したリファレンスから出力への遅 延調整の 1 つのみを調整します。方法 1 によれば、R_DEL、 N_DEL、またはBLEED_Iビット・フィールドのビット[9:0]の最 大調整量が、出力サイクルの半分、すなわち、1/(2×four)になり ます。方法2では、R_DEL、N_DEL、またはBLEED_Iビット・ フィールドのビット[9:0]のいずれかの調整を行うと共に出力反 転を用いることで、R_DEL、N_DEL、またはBLEED_Iビット・ フィールドのビット[9:0]の大きさを最小限に抑えます。方法2 では、R_DEL、N_DEL、またはBLEED_Iビット・フィールドの ビット[9:0]の最大調整量は出力サイクルの 1/4、つまり、1/(4× four)となり、方法1に比べ小さくなります。方法2については、 表41に更に詳しく記載します。



表 41. 方法 2: スキュー調整

tskew_system	Procedure
0 < t _{SKEW_SYSTEM}	INV_CLKOUT = 0 and decrease t _{PD}
$\leq \frac{1}{4 \times f_{OUT}}$	
$\frac{1}{(4 \times f_{OUT})} < t_{SKEW_SYSTEM}$	INV_CLKOUT = 1 and increase t _{PD}
$\leq 2/(4 \times f_{OUT})$	
$\frac{2}{(4 \times f_{OUT})} < t_{SKEW_SYSTEM}$	INV_CLKOUT = 1 and decrease t _{PD}
$\leq \frac{3}{4 \times f_{OUT}}$	
$\frac{3}{(4 \times f_{OUT})} < t_{SKEW_SYSTEM}$	INV_CLKOUT = 0 and increase t_{PD}
$\leq 1/f_{OUT}$	

設計例 2: JESD204B/C マルチチップ・クロッ クおよび SYSREF アライメント

この設計例 2 では、コンバータ間のクロック・スキューを最小限にする、アナログ・デバイセズのシステム・レベルの手法に 焦点を置きます。ADF4378 のループ・フィルタおよびレジス タ・マップの詳細な設計については、設計およびプログラミン グ例 1:単一 ADF4378 のセクションで述べた手順に従ってくだ さい。デバイス固有のプログラミングと、コンバータおよびス テージ1の分配 IC のプログラミングの詳細は、この例の目的の 範囲を超えています。

この設計例では、次の目標を仮定しています。

- ▶ 2 つの個別の ADF4378 デバイスを用いて 2 つのコンバータ・ デバイスにクロックを供給。
- ▶ 時間ゼロでのクロック・スキューを最小化。
- ▶クロック・スキュー誤差を測定しこれを低減する手順を提供。



図 102. 設計例 2: JESD204B/C マルチチップ・クロックおよび SYSREF アライメント

設計上の考慮事項

リファレンスおよび SYSREF の分配の選択、ボード・レイアウ ト時の考慮事項、スキュー調整オプション、スキュー調整およ びシステム誤差、パワーアップ、プログラミング、測定のシー ケンスの各セクションでは、複数の ADF4378 デバイスと複数の JESD204B/C コンバータを使用して低クロック・スキュー・シス テムを設計する場合の、いくつかの設計上の考慮事項について 概略を説明します。

リファレンスおよび SYSREF の分配の選択

クロック・スキューとドリフトを最小限に抑えることが必要な 高性能アプリケーションでは、付加ノイズ・フロアがリファレ ンス源に関する考慮事項のセクションで説明した条件を満たし、 かつ、ADF4378 のリファレンス入力バッファの DMA オプショ ンが適用可能な出力スルー・レート(表 7 参照)を備えた、リ ファレンス分配デバイスを選択することを推奨します。DMA オ プションは、図 22 に示すように、tpD-TCを最小にします。ほとん どのリファレンス分配 IC は方形波を出力します。方形波のス ルー・レートは式 25 で決まります。

Slew Rate = $V p - p \times$

 $\frac{(\%Uppert_{RISE} \ Threshold \ - \ \%Lower \ t_{RISE} \ Threshold)}{t_{RISE}}$ (25)

HMC7043、HMC7044、LTC6952、またはLTC6953は、ノイズ・フロアと立上がり時間の点で適切なリファレンス分配 IC です。

1 つのリファレンスおよび SYSREF 分配 IC から複数の出力を用 いることで、リファレンスと SYSREF の温度遅延ドリフトが一 致します。LTC6952 と LTC6953 のデータシートには、プロセス を通じた出力あたりの出力スキュー変動が記載されており、 SYSREF 出力の選択に役立ちます。スキュー調整およびシステ ム誤差のセクションの説明にあるように、SYSREF 出力に対し 最小のスキューとなる出力を選択すると、スキュー調整誤差を 改善できます。

JESD204B/C リファレンスおよび SYSREF 分配 IC を選択するに は、JESD204B のシリアル・レーン・レートと、フィールド・プ ログラマブル・ゲート・アレイ (FPGA) のクロック条件および SYSREF 条件を知っておく必要があります。これらはどちらも、 このデータシートの範囲を超えています。しかし、アナログ・ デバイセズでは、リファレンスおよび SYSREF 分配 IC の選択に おいて更なる助けとなり得るハードウェア例およびソフトウェ ア例を備えた、JESD204B/C 開発プラットフォームをいくつか作 成しています。これらのプラットフォームの一部はアナログ・ デバイセズのウェブサイトで入手できます。

ボード・レイアウト時の考慮事項

表 42 に示すように、ハードウェアの設計時には、図 102 のリ ファレンス、クロック、SYSREF の各配線パターンの電気的な 長さ(ℓ)を一致させるのが最善です。

表 42. スキュー最適化のための配線パターン長の一致

If Skew Adjust- ments Performed	Skew Optimization	Skew Temperature Coeffi- cient Optimization
No	$l_{\text{REFA}} = l_{\text{REFB}}, l_{\text{CLKA}} = l_{\text{CLKB}}, l_{\text{SYSREFA}} = l_{\text{SYSREFB}},$	$l_{SYSREFx} = l_{REFx}$ and l_{RE-} TIMED_SYSREFx = l_{CLKx}

表 42. スキュー最適化のための配線パターン長の	一致	(続き)
---------------------------	----	------

lf Skew Adjust- ments Performed	Skew Optimization	Skew Temperature Coeffi- cient Optimization			
	and $l_{\text{RETIMED}_SYSREFA} = l_{\text{RE}}$				
	TIMED_SYSREFB				
Yes	ℓ _{SYSREFA} = ℓ _{SYSREFB}	$\ell_{\text{SYSREFx}} = \ell_{\text{REFx}}$			

PCB の材料選択、伝送線選択、ケーブル選択、その他クロッ ク・スキューに関する考慮事項の詳細については、記事:数 GHz に対応する大規模なクロック・ツリーのスキューを抑える を参照してください。

信号の減衰量は、配線パターンの長さと信号周波数に比例しま す。コンバータのクロック配線パターンは、RF 配線パターンと して取り扱う必要があります。クロック信号に結合する不要な スプリアスまたはノイズがコンバータの性能に影響する可能性 があるためです。そのため、性能を最適化し減衰を制限するた めには、(CLKA および (CLKB のパターン長を最小限に抑えること を推奨します。クロック性能に関する考慮事項、配線、推奨回 路図の詳細については、ADC のクロックとジッタに関する考慮 事項のセクションを参照してください。

ほとんどの場合、配線パターン・マッチングのボード・レイア ウト誤差は、図 102 に示すリファレンスおよび SYSREF 分配 IC または ADF4378 のΔt 機能を用いて補正できます。

スキュー調整オプション

図 102 には、ステージ1の IC および ADF4378 にスキュー調整 (Δt) ブロックがあります。ほとんどの場合、最高性能を実現 するうえで ADF4378 が最適なスキュー調整オプションです。

ADF4378 の Δ t ブロックについては、表 39 に記載されています。 この設計例では、SR_DEL、R_DEL および N_DEL または BLEED_I ビット・フィールドのビット[9:0]が有効なオプション です。ただし、図 102 では SR_DEL、R_DEL、N_DEL のみを示 しています。

すべてのΔt ブロックと同様、位相ノイズが増加する可能性はあ ります。表43に示すように、ADF4378のΔtブロックは、様々な 周波数オフセットで位相ノイズに影響します。

表 43. ADF4378 の△t ブロックの影響を受けるクロック位相ノ イズ領域

	In-Band Phase Noise	Wideband Phase Noise		
Δt Block	<adf4378 filter<br="" loop="">Bandwidth</adf4378>	~10 MHz to f _{CLK}		
R_DEL ∆t	Minimal additive noise, see Table 40	None		
N_DEL ∆t	Minimal additive noise, see Table 40	None		
SR_DEL ∆t	None	None		

図 102 のリファレンスおよび SYSREF 分配 IC には、出力ごとに Δt ブロックがあります。ステージ1の代表的な IC スキュー調整 ステップ・サイズは 11ps (LTC6952、LTC6953) ~ 25ps (HMC7043、HMC7044)の範囲です。これらのΔt ブロックは、 通常、出力の位相ノイズ・フロアを増大させ、これが ADF4378

の帯域内性能に影響します。そのため、ステージ 1 のリファレンスおよび SYSREF 分配 IC のΔt ブロックは、SYSREF 信号に対してのみ推奨されます。

スキュー調整およびシステム誤差

図 102 において、ADF4378 内に示す SR_DEL At は、SYSREF 出 力の立上がりエッジ(t_{SYSREF})と CLK 出力の立上がりエッジ (t_{CLK})の時間差を制御できます。CLK_OUT ピンと SR_OUT ピ ンの間のタイミングの関係を、図 103 に示します。



図 103. REF_IN、CLK_OUT、SR_IN、SR_OUTの タイミングの関係

ADF4378 の SYSREF リタイマー機能を用いると、CRETIMED_SYSREF レーンと CCLK レーンは不一致が最小となるように設計するとい う設計上の制約に従うことで、SYSREF 出力の立上がりエッジ を 1 つの出力 CLK 周期に収め、温度範囲全域でそこにとどめる ことができます。この周期は、SYSREF の立上がりエッジが温 度増加と共に CLK 立上がりエッジ付近を移動したり、あるいは それを越えて移動したりすることがない限り、特定の CLK 周期 である必要はありません。SYSREF IN が SYSREF OUT の立上が りエッジへ変化した後のリファレンス信号の最初の立上がり エッジの遅延は温度に対して安定で、式 26 を用いて計算できま す。

$Latency = T_{PFD} + 4 \times T_{CLK} + \Delta t$

(26)

ℓRETIMED_SYSREFx と ℓCLKx の間の伝搬遅延が一致しない場合、 SR_DEL Δt ブロックは、SYSREF 出力を約 0.8ps のステップで最 大 120ps まで、あるいは SR_INV = 1 に設定して CLK 半周期分だ け、遅延させることができます。ADF4378 の SYSREF リタイ マー機能を利用することで、高周波数の CLK 経路とリタイミン グされた SYSREF 経路の設計を簡素化できます。そのため、設 計者はシステムのリファレンスおよび SYSREF 分配に集中する ことができます。

通常、設計においては、ℓsysREFx とℓREFx が最長経路です。ただし、 これらの信号は周波数が低いという性質があるため、リファレ ンスおよび SYSREF の分配用に長さの揃った経路を設計するこ とは、ℓcLKx の場合に比べて容易です。リタイマー機能により、 広く分布した SYSREF を、はるかに厳格な出力クロック・タイ ミングではなく、より低速のリファレンス周波数タイミングに 合わせるだけで済むため、システム設計が簡素化されます。 ℓREFA とℓREFB が一致しない場合、ADF4378 の N_DEL と R_DEL ブロックで、リファレンス信号のスキューを変更することがで きます。リファレンス分配の遅延ブロックは、2 つの ADF4378 間のリファレンス分配の遅延ブロックにより ADF4378 の帯域内ノイ ズが増加する可能性があります。SYSREF の遅延は ADF4378 の 帯域内ノイズには影響しないため、SYSREF 信号を揃えるため に SYSREF 分配の遅延ブロックを使用することができます。

パワーアップ、プログラミング、測定のシーケンス

推奨するシステム・レベルのパワーアップ、デバイス・プログ ラミング、スキュー測定のシーケンスを以下に示します。

- 1. システムをパワーアップします。
- 2. ステージ1の IC と複数の ADF4378 のデバイスを、それぞれ の目標周波数計画に合わせてプログラムします。
- 3. 部品の温度が安定するまで待ちます。
- 4. 最初の ADF4378 に対しクロック・スキュー調整を行います。
- 5. 図 101 に示すように、方法 2 に従いその他の ADF4378 につ いてスキュー調整をプログラムします。
- 6. JESD204B/Cの初期化を実行します。

ADC のクロックとジッタに関する考慮事項 ADC の S/N 比条件とクロック・ジッタ条件の見積も り

クリーンな信号にノイズを直接加えると、S/N 比 (SNR) が低 下します。データ・アクイジション・アプリケーションでは、 クリーンな信号をノイズの多いクロック信号でデジタル化した 場合も S/N 比が低下します。この問題は、位相ノイズの代わり にジッタを用いると、時間領域で最も良く説明できます。これ を議論するために、ジッタがホワイト(周波数全域で平坦)で あり、かつガウス分布していると仮定します。

図 104 に、ADC、入力信号アンプ、サンプリング・クロックで 構成される代表的なデータ・アクイジション回路に入力される、 サイン波信号を示します。また、図 104 では、サイン波をゼロ 交差でサンプリングするための信号サンプリング・シナリオも 3 つ示しています。

最初のシナリオでは、完璧なサイン波入力がノイズのないアン プでバッファされて、ADC を駆動します。サンプリングは、完 璧なゼロ・ジッタのクロックで行われます。ノイズやサンプリ ング・クロック・ジッタが加わらないため、ADC のデジタル化 出力値は、非常に明確に定められ、サイクルごとに完璧に再現 可能です。

2 つ目のシナリオでは、完璧なサイン波入力がノイズの多いア ンプでバッファされて、ADC を駆動します。サンプリングは、 完璧なゼロ・ジッタのクロックで行われます。ノイズが加わる ため、デジタル化された値には不確定性があり、S/N 比を低下 させる誤差項の原因となります。ノイズの追加から信号まで、 このシナリオでは、S/N 比の低下が見込まれます。

3 つ目のシナリオでは、完璧なサイン波入力がノイズのないア ンプでバッファされて、ADC を駆動します。サンプリングは ジッタの加わったクロック信号で行われます。2 つめのシナリ オと同様、信号が遷移している間、クロック信号のジッタが、 デジタル化された値の不確定性と誤差項の原因となる点に注意 してください。同様に、この誤差項も S/N 比を低下させます。

実際のシステムでは、アンプのノイズとサンプル・クロックの ジッタのどちらも加わります。信号をデジタル化した後では、 S/N 比の低下、アンプのノイズ、あるいはサンプリング・ク ロックのジッタの根本原因を決めることは本質的に不可能です。



図 104. ノイズの多いアンプとジッタ・クロックによるサンプリン グ誤差への影響を示す代表的なデータ・アクイジション回路

サンプル・クロック・ジッタによる S/N 比の低下は、アナログ 入力信号が遷移している場合にのみ生じます。アナログ入力信 号が一定 (DC) の場合は、時間領域のどこでサンプリングを行 うかは問題にはなりません。また、入力信号の遷移が速い場合 は、遅い場合に比べて誤差は大きく (ノイズが多く) なります。

図 105 にこの効果を示します。信号の遷移が速い場合は遅い場 合に比べ誤差項がどれだけ大きくなるかに注意してください。 データ・コンバータの S/N 比性能を維持するために、高入力周 波数信号のデジタル化では、低入力周波数信号のアプリケー ションよりもはるかにジッタの少ないクロックが必要です。



図 105. ジッタのあるクロックでサンプリングされる、高速および 低速のサイン波信号

アナログ入力信号の周波数によってサンプル・クロックのジッ タ条件が決まる点に注意することが重要です。実際のサンプ ル・クロック周波数は問題ではありません。高周波数サンプリ ング信号を用いる多くの ADC アプリケーションでは特に、厳し いサンプル・クロック・ジッタ条件があります。

以下の情報は、サンプリング・クロックのジッタによる S/N 比 の低下を直観的に理解するのに有用です。定量的には、所定の アプリケーションに対する実際のサンプル・クロック・ジッタ 条件は、次式で計算されます。

$$t_{J(TOTAL)} = \frac{10^{-SNR_{dB}/20}}{2 \times \pi \times f_{SIG}}$$
(27)

ここで、

t_I(TOTAL)は、合計実効値ジッタ(単位:秒)。 SNR_{dB}は、S/N 比条件(単位:デシベル)。 f_{SIG}は、デジタル化する最大周波数の信号(単位:Hz)。

合計ジッタは、ADC のアパーチャ・ジッタとサンプル・クロッ ク・ジッタの実効値和で、次式で計算されます。

$$t_{J(TOTAL)} = \sqrt{t_{J(CLK)}^2 + t_{J(ADC)}^2}$$
(28)

あるいは、所定の合計ジッタに対し実現可能な S/N 比を次式で 計算できます。

$SNR_{dB} = -20 \times \log(2 \times \pi \times f_{SIG} \times t_{I(TOTAL)})$ (29)

これらの計算では、フルスケール・サイン波入力信号を仮定し ています。入力信号が複合的な、中程度のクレスト・ファクタ を持つ変調信号である場合、信号のピーク・スルー・レートは これより低くなり、サンプル・クロック・ジッタ条件は緩和さ れる可能性があります。

これらの計算は理論的でもあります。無限の分解能を持つノイズのない ADC を仮定しています。実際の ADC はすべて、ノイズの追加も分解能制限もあります。サンプリング・クロックを 過大に仕様規定しないよう、ADC の制限を考慮することが必要です。

図 106 は前述の式をプロットしたもので、所定の入力信号に対 するサンプル・クロック・ジッタ条件を見積もる方法、あるい は、所定のサンプル・クロック・ジッタに対し予測される S/N 比性能を見積もる方法を提供します。



図 106. S/N 比と入力信号周波数および サンプル・クロック・ジッタの関係

ADC の S/N 比を用いたクロック・ジッタの間接的測 定

定義されたオフセット周波数範囲内(例:12kHz~20MHz)に クロック・ジェネレータの位相ノイズが統合されているような 一部のアプリケーションでは、クロックが全体的なシステム性 能に与える影響を計算すれば十分です。こうした状況では、実 効値ジッタは位相ノイズ測定から計算できます。

ただし、その他のアプリケーションでは、位相ノイズ・アナラ イザの能力を超える周波数オフセットでのクロックの位相ノイ ズを知る必要があります。この制限により、位相ノイズ測定か らジッタを計算することが困難になります。

ADC のクロック源の実効値ジッタは、ジッタに支配された S/N 比の測定とジッタに支配されない S/N 比の測定を比較すること で間接的に測定できます。ジッタ支配 S/N 比測定(SNRJITTER) は、低ジッタで高周波数のフルスケール・サイン波を ADC のア ナログ入力に印加することで実行できます。非ジッタ支配 S/N

比測定 (SNR_{BASE}) は、非常に低振幅 (または低周波数) のサイ ン波を ADC のアナログ入力に印加することで実行できます。合 計クロック・ジッタ ($t_{I(TOTAL}$) は式 30 を用いて計算できます。

$$t_{J(TOTAL)} = \frac{10^{1/2} \times \log_{10} \left(10^{-SNR_{JITTER}/10 - 10^{-SNR_{BASE}/10}} \right)}{2 \times \pi \times f_{SIG}}$$
(30)

ADCの固有のアパーチャ・ジッタ(t_{J(ADC)})が既知であると仮定 すると、クロック・ジェネレータのジッタ(t_{I(CLK)})は、式28を 用いて求めることができます。

ADC サンプル・クロック入力の駆動条件

最新の高速で高分解能の ADC は、多くの点で、実験室の計測器 性能と同等またはそれを超える可能性のある、ノイズに敏感な 部品です。アナログ信号入力、電圧リファレンス、またはサン プリング・クロック入力のノイズまたは干渉信号が、デジタル 化されたデータに簡単に現れる可能性があります。ADC の性能 を完全に発揮するには、サンプリング・クロック入力が、ク リーンで低ジッタの信号で駆動されることが必要です。

図 107 に、代表的な ADC サンプル・クロック入力の簡略図を示 します。図 107 で、入力ピンを、エンコードに用いる場合は ENC±、差動 ADC のクロックに用いる場合は CLK±と表示する ことができます。入力は差動リミット・アンプ段で構成され、 ADC のトラック&ホールド段を直接制御するバッファがそれに 続きます。



*INPUT PINS ARE TYPICALLY NAMED ENC± OR CLK±.

図 107. 簡略化したサンプル・クロック入力回路

960

このサンプル・クロック入力アンプは、高速で遷移する入力信 号によるメリットもあります。アンプには固有のノイズがない ためです。クロスオーバ領域を高速で遷移することで、アンプ のノイズによって生成されるジッタは、遷移が低速の場合に比 ベ、少なくなります。図 107 に示すように、ADC のサンプル・ クロック入力は通常、差動入力で、差動サンプリング・クロッ クにより最高性能を発揮できます。図 107 には、ADF4378 の出 力とは異なるコモンモード入力電圧のサンプル・クロック入力 も示しています。ほとんどの ADC アプリケーションでは、2つ のコモンモード電圧間で変換を行うために、AC カップリングが 必要です。

伝送線および終端

高速の立上がりおよび立下がり時間を持つ高速信号の相互接続 には、適切に整合した終端を備える伝送線を用いる必要があり ます。伝送線には、ストリップライン、マイクロストリップ、 あるいはその他の設計トポロジが可能です。伝送線の設計に関 する詳細はこのデータシートの範囲を超えています。伝送線の 特性インピーダンスと終端インピーダンスの不一致は、信号の 一部が伝送線の他端に向けて反射される原因となります。終端 の開放または短絡という極端な場合は、信号のすべてが反射さ れます。この信号の反射は、波形にオーバーシュートやリンギ ングが生じる原因になります。図 108 に、伝送線の遠端終端に 適した方法を示します。



図 108. 遠端伝送線終端(Z_o = 50Ω)

ADF4378 の出力ネットワーク

ADF4378 の差動出力は、大半の差動信号デバイスにインター フェイスすると同時に、遠端終端を備えた伝送線を駆動するよ う、設計されています。図 109、図 110、図 111 に、AC カップ リングした出力構成を示します。レシーバ・デバイスによって はデバイス内に100Ωの終端抵抗を内蔵していることがあり、こ の場合は 100Ω の外付け抵抗は不要です。ADF4378 は、シング ルエンドの 50Ω 終端にもインターフェイスできます。この場合、 使用しない出力には 50Ω 終端を AC カップリングさせる必要が あります。図 111 に示すシングルエンドの例では、CLKP ピンと CLKN ピンを入れ替えることができます。



DIFFERENTIAL CLOCK WITH ON-BOARD END TERMINATION

図 109. 一般的なクロック・インターフェイス:ボード上の終端を 使用する差動クロック($Z_{\Omega} = 50\Omega$)



DIFFERENTIAL CLOCK WITH ON-CHIP END TERMINATION

410

図 110. 一般的なクロック・インターフェイス: チップ内蔵終端を 使用する差動クロック(Z₀ = 50Ω)



SINGLE-ENDED CLOCK WITH END TERMINATION

÷

SYSREF の出力ネットワーク

ADF4378 の差動出力は、大半の LVDS 対応インターフェイスに インターフェイスすると同時に、遠端終端を備えた伝送線を駆 動するよう、設計されています。図 112に DC カップリングした 出力構成を示します。レシーバ・デバイスによってはデバイス 内に 100Ω の終端抵抗を内蔵していることがあり、この場合は 100Ω の外付け抵抗は不要です。

SR OUTP		•	CLK+
ADF4378		[≹100Ω	LVDS ADC, DAC, MxFE, OR FPGA
SR_OUTN	() Z ₀)	•	CLK-

DIFFERENTIAL SYSREF WITH ON-BOARD END TERMINATION



図 112. SYSREF の一般的な接続

シングルエンドの試験用計測器を用いた差動スプ リアスの測定

スペクトラム・アナライザを用いてクロック生成チップのシン グルエンド出力のスプリアス信号を測定すると、特に出力波形 が方形波に近い場合、悲観的な結果が得られます。それには2つ の理由があります。

まず、スプリアスのエネルギーは多くの場合、電源に重ね合わ せられた AC 信号であるため、差動出力によって、スプリアス は正出力および負出力のマッチング範囲内に除去されます。差 動出力の片側のみを観察する場合は、除去は生じません。

次に、そしてこれが最も重要ですが、スペクトラム・アナライ ザは、その入力におけるエネルギーのすべてを表示します。こ れには、方形波の上側および下側のペデスタル電圧で生じる振 幅変調が含まれます。しかし、クロックに影響するのは、ゼロ 交差付近での振幅変調のみです。 この測定誤差をなくすための最善の方法は、クロック・ジェネ レータの出力を、別のクリーンな電源のリミッティング・バッ ファに差動で入力することです。そのうえでリミッティング・ バッファの差動出力の一方をスペクトラム・アナライザに接続 すれば、スプリアス・エネルギーを正しく測定できます。 ADF4378 をクロック・ジェネレータ、HMC940 をリミッタとし て用いたこの手法の例を、図 113 に示します。



図 113. スプリアス測定手法の例

図 111. 一般的なクロック・インターフェイス:終端を 使用するシングルエンド・クロック (Z_o = 50Ω)

02

アプリケーション回路

ADF4378 デバイスの並列構成、13fs_{RMS}のジッタ



2. MAXIMIZE f_{COM} AMPLITUDE WITH ADF4378 PHASE ADJUSTMENT CAPABILITY TO CORRECT DEVICE AND ROUTING SKEW ERRORS. SEE REGISTERS RDEL, NDEL OR BLD_I.

図 114. ADF4378 デバイスを並列構成したブロック図



図 115. 12GHz の並列構成 ADF4378、13fs_{RMS}のジッタ

アプリケーション回路

ADF4378 をクロックに用いた AD9082 のエラー・ベクトルの大きさ(EVM)



図 117. ADF4378 を 12GHz のクロックに用いた AD9082 の EVM

レジスタの一覧

表 44. ADF4378 のレジスター覧

bodo REG0000 [7:0] SOFT_RES LSB_FIRST ADDESS_L R.R. ISD_ACTW BOD_ACTW BOD_ACTW BASCENSIO RACENSIO E.R. RW RACCNSIO E.R. RACCNSIO E.R. RACCNSIO RACCNSIO RACCNSIO RACENSIO RACCNSIO RACINT RACENSIO RACINT RACINT <th>Reg</th> <th>Name</th> <th>Bits</th> <th>Bit 7</th> <th>Bit 6</th> <th>Bit 5</th> <th>Bit 4</th> <th>Bit 3</th> <th>Bit 2</th> <th>Bit 1</th> <th>Bit 0</th> <th>Reset</th> <th>RW</th>	Reg	Name	Bits	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0.011 REG001 7/01 SINUCED NUC R01_RSV4 NIROL R001_RSV4 NIROL RESERVED NIROL R001_RSV4 NIROL RESERVED NIROL R001_RSV4 NIROL RESERVED NIROL R001_RSV4 NIROL RESERVED NIROL R001_RSV4 NIROL R001_RSV4 NIROL R001_RSV4 NIROL R001_RSV4 NIROL R001_RSV4 NIROL R001_RSV4 NIROL R001_RSV4 NIROL R001_RSV4 NIROL R001_RSV4 NIROL R000_RSV4 NIROL R000_RSV4 NIROL<	0x00	REG0000	[7:0]	SOFT_RES ET_R	LSB_FIRST _R	ADDRESS_ ASCENSIO N_R	SDO_ACTIV E_R	SDO_ACTIV E	ADDRESS_ ASCENSIO N	LSB_FIRST	SOFT_RES ET	0x00	R/W
0.002 RESERVED R002_RSYI R002_RSYI 0.003 R 0.003 REG0005 [7:0] 0.003 R 0.005 REG0005 [7:0] PRODUCT_D[07:0] 0.003 R 0.006 REG0005 [7:0] SCRATCHPAD ROB R 0.003 R 0.006 REG0005 [7:0] SCRATCHPAD No06 R 0.007 REG0005 [7:0] SCRATCHPAD No07 R 0.007 REG0007 [7:0] SCRATCHPAD N_INT[1:13] No07 R 0.007 REG0007 [7:0] SCRATCHPAD N_INT[1:13] N_	0x01	REG0001	[7:0]	SINGLE_IN STRUCTIO N	R001_RSV6	MAIN_REA DBACK_CO NTROL	R001_RSV4	RESERVED	R001_RSV2	R001_RSV1	RESERVED	0x00	R/W
0x03 RE62003 [7:0] Image: Free Free Free Free Free Free Free Fr	0x02	REG0002	[7:0]		RESE	RVED			R002	RSV1		0x00	R
0.044 RE6004 [7.0] FECODA PRODUCT_[D[7.6] 0.00 R 0.056 RE60005 [7.0] Image: SCR4TCHPAD FOOE_RSV1 0.00 R 0.068 RE60006 [7.0] Image: SCR4TCHPAD SCR4TCHPAD 0.00 R 0.068 RE60006 [7.0] Image: SCR4TCHPAD SCR4TCHPAD 0.00 R 0.060 RE60007 [7.0] Image: SCR4TCHPAD 0.00 R	0x03	REG0003	[7:0]		RESE	RVED			CHIP	_TYPE		0x00	R
0x06REG0005[7:0]Image: mode regions and region	0x04	REG0004	[7:0]			PRODUCT_ID[7:0]							R
0x06 RE60006 [7:0] R006_RSV1 R006_RSV1 0x00 R 0x0A RE60006 [7:0] SCHACHPAD 0x00 R 0x0C RE60006 [7:0] SCHACHPAD 0x00 R 0x0D RE60007 [7:0] SCHACHPAD 0x00 R 0x0D RE60007 [7:0] VENDOR_ID[15:8] 0x00 RW 0x01 RE60010 [7:0] RUTOC RESERVE N_INT[1:18] 0x00 RW 0x11 RE60011 [7:0] CAUOTC EN_RDER M_VCO_CORE M_VCO_BAND 0x00 RW 0x14 RE60014 [7:0] CRUTOL M_VCO_CORE M_VCO_BAND 0x00 RW 0x14 RE60014 [7:0] RULEED_[10:0] BLEED_[10:2] M_VCO_BAND 0x00 RW 0x14 RE60014 [7:0] RU_CLKOUT_DIV BLEED_[10:2] 0x00 RW 0x00 RW 0x14 RE60014 [7:0] R01_R3SV1 <	0x05	REG0005	[7:0]			PRODUCT_ID[15:8]							
0x0A REG000A [7.0] EG000B [7.0] SCRATCHRAD Ox00 R RW 0x0B REG000B [7.0] SPLREVISION SPLREVISION 0x00 R 0x0D REG000C [7.0] VENDOR_D[1/5] 0x06 R 0x0D REG000F [7.0] RESERVED R0F_RSI 0x00 RW 0x01 REG0010 [7.0] EL_AUTOC EN_RDBLR DCLK_DV2 N_INT[1:1] 0x00 RW 0x11 REG0011 [7.0] CLKOUT_DIV REG0012 [7.0] CLKOUT_DIV RUCO_BAND N_INT[1:1] 0x00 RW 0x13 REG0013 [7.0] RNU_CLKOU M_VCO_BAND M_VCO_BAND 0x00 RW 0x16 REG0015 [7.0] BLEED_[1:0] BLEED_PO PL M_VCO_BAND PD_ADC C 0x00 RW 0x18 REG0016 [7.0] NU_CLKOU N_VED_LIOP PD_LK PD_RDET PD_ADC C 0x00 RW	0x06	REG0006	[7:0]		R006	_RSV2			R006	_RSV1		0x00	R
0x08 REG0006 [7:0] SPL_REVISION VENDOR_D[7:0] 0x06 R 0x0C RE6300C [7:0] VENDOR_D[7:0] 0x06 R 0x0F RE63000F [7:0] VENDOR_D[17:0] 0x06 RW 0x0F RE63001 [7:0] EN_RDBLR N_INT[7:0] 0x08 RW 0x10 RE63001 [7:0] EN_RDBLR DCLK_DIV2 RUNT[7:1] 0x00 RW 0x12 RE63013 [7:0] CLKOUT_DIV REG016 M_VCO_BAND 0x00 RW 0x13 RE63013 [7:0] RUNT[1:0] RE602_DPO M_VCO_BAND M_VCO_BAND 0x00 RW 0x13 RE63015 [7:0] BLEED_[1:0] REBED_B_PO M_VCO_BAND 0x00 RW 0x16 RE63017 [7:0] RUY_CLKOUT_OP PD_RDET PD_ADC PD_ADC PD_ADC C 0x00 RW 0x18 RE63018 [7:0] RUJ_L PD_RDIV PD_LOL PD_RDET <t< td=""><td>0x0A</td><td>REG000A</td><td>[7:0]</td><td></td><td></td><td></td><td>SCRAT</td><td>CHPAD</td><td></td><td></td><td></td><td>0x00</td><td>R/W</td></t<>	0x0A	REG000A	[7:0]				SCRAT	CHPAD				0x00	R/W
OACC REG000C [7.0] U=\U=\U=\U=\U=\U=\U=\U=\U=\U=\U=\U=\U=\U	0x0B	REG000B	[7:0]				SPI_RE	EVISION				0x00	R
0x00 REG0000 [7:0] UNDER 0005 REG0010 [7:0] RESERVE ROD_RSV 0.00 RW 0x11 REG0010 [7:0] EN_AUTOC EN_RDBLR N_INT[7:0] N_INT[7:1] 0.000 RW 0x11 REG0011 [7:0] EN_AUTOC EN_RDBLR N_INT[7:1] 0.000 RW 0x12 REG0012 [7:0] CLKOUT_DIV N_INT[7:1] 0.000 RW 0x13 REG0013 [7:0] CLKOUT_DIV M_VCO_CORE M_VCO_BIAS 0.000 RW 0x14 REG0015 [7:0] RUSCALED_PO M_VCO_EBAND 0.000 RW 0x18 REG0016 [7:0] BLEED_[1:0] E EBEED_PO N_DEL 0.000 RW 0x17 REG0018 [7:0] INV_CLKOU T N_DEL 0.000 RW 0x18 REG0018 [7:0] RN_OL PD_NDIV PD_VCO PD_LD PD_PDEPDP P1 0.000 RW 0x18	0x0C	REG000C	[7:0]				VENDO	R_ID[7:0]				0x56	R
	0x0D	REG000D	[7:0]				VENDO	R_ID[15:8]				0x04	R
NIM REG0010 [7:0] EN_AUTOC EN_RDBLR DCLK_DIV2 N_INT[11:8] 0.600 RW 0x12 RE60012 [7:0] CLKOUT_DIV F_RDBLR N_INT[11:8] 0.600 RW 0x13 RE60014 [7:0] RUXO_CORE M_VCO_BIAS 0.600 RW 0x14 RE60014 [7:0] RUIT M_VCO_CORE M_VCO_BIAS 0.600 RW 0x14 RE60016 [7:0] RUX_CLKOU N_VCO_BAND CP_I 0.600 RW 0x16 RE60016 [7:0] NV_CLKOU EN_BLEED_PO EN_BLEED CP_I 0.600 RW 0x17 RE60017 [7:0] NV_CLKOU N_DEL N_DEL 0.600 RW 0x18 RE60018 [7:0] RVICLKOU PD_NDIV PD_LCK PD_RDLK PD_RDLK PD_ADC PD_CLKD PD_ADC RW 0x18 RE60018 [7:0] RN_UCLK ROT_RSV1 ROT_RSV3 ROT_RSV3 ROT_RSV2 RST_LD	0x0F	REGUOUF	[7:0]				RESERVED				R00F_RSV1	0x00	R/W
NITI REGUIT [1/3] REQUID AL EN_ROBLR EN_ROBLR DCLK_DIV2 N_INT[11:8] DOUD RVV 0x12 REG012 [7:0] CLKOUT_DIV REGUIS D.000 RW 0x13 REG013 [7:0] RU13_RSV1 M_VC0_CORE M_VC0_BIAS D.000 RW 0x14 REG0015 [7:0] RU15 M_VC0_CORE M_VC0_BIAS D.000 RW 0x16 REG0016 [7:0] BLEED_I[1:0] BLEED_PO T EN_BLEED_I[9:2] D.000 RW 0x17 REG0017 [7:0] INV_CLKOU T N_DEL N_DEL D.000 RW 0x18 REG018 [7:0] RU19_RSV1 CLKOUT_OP PD_CLK PD_RDEV PD_CLKD PD_CLKD PD_SOLO CC RW 0x18 REG018 [7:0] RN19_RSV1 CLKOUT_OP PD_LCK PD_RDEV PD_CLKD PD_SOLO CC CC CC RW RW RW RW RW RW RW RW	0x10	REG0010	[7:0]				N_IN	[<i>1</i> :0]				0000	R/W
$ \begin{array}{c c c c c c c c c c c c c c c c c c c $		REGUUTI	[7:0]	AL	EN_RDBLR	N_RDBLR DCLK_DIV2 N_INT[11:8]							R/W
0x13 REG0013 [r/0] R013_RSV1 M_VCO_CORE M_VCO_BAS 0x00 R/W 0x14 REG0014 [r/0] REG0015 [r/0] RW 0x00 R/W 0x15 REG0015 [r/0] BLEED_[1:0] L M_VCO_BAND 0x00 R/W 0x16 REG0016 [r/0] NV_CLKOU ELEED_[0:2] 0x00 R/W 0x17 REG0017 [r/0] INV_CLKOU NV_CLVOU NV_CLVOU NV 0x18 REG0018 [r/0] INV_CLKOU RU NU_DCLK NV NV 0x18 REG0019 [r/0] R019_RSV1 CLKOUT_OP PD_CLK PD_RDET PD_ADC PD_CALDA 0x00 RW 0x14 REG001A [r/0] PD_RDIV PD_NDIV PD_VCO PD_LD PD_PDCLK PD_ADC PD_CALDA 0x00 RW 0x18 REG001A [r/0] PD_RDLL PD_RDIV PD_LDU PD_LD PD_ADC PD_COLK PD_ADC <	0x12	REG0012	[7:0]	CLKO					R_DIV				
NATA REG0014 [7:0] BLEED_[1:0] BLEED_0 L EN_BLEED CP_I 0x00 RW 0x16 REG0015 [7:0] BLEED_[1:0] BLEED_[0] EN_BLEED CP_I 0x00 RW 0x17 REG0016 [7:0] INV_CLKOU T SLEED_[0] 0x00 RW 0x18 REG0017 [7:0] INV_CLKOU T N_DEL 0x00 RW 0x18 REG0018 [7:0] CMOS_OV V RDEL 0x00 RW 0x18 REG0019 [7:0] R019_RSV1 CLKOUT_OP PD_CLK PD_PD_EDC PD_ADC PD_CALDA 0x04 RW 0x14 REG0018 [7:0] PD_ALL PD_RDIV PD_NDIV PD_VCO PD_EDC PD_EDCV PD_PSYSU 0x83 RW 0x16 REG0016 [7:0] EN_LOL LOWIN_PW EN_LDWIN EN_COUT_RSV3 R01C_RSV3 RST_D RST_D Ox00 RW 0x10 RS001D [7:0]<	0x13	REG0013	[7:0]	R013	_RSV1								R/W
0x10REG0016[7:0]0x00R/WR/W0x10REG0016[7:0]INV_CLKOU TR/W0x18REG0018[7:0]INV_CLKOU PD_RDIVPD_NDIV PD_NDIVPD_CLK PD_CLKPD_PLCL PD_PLCUPD_ALC PD_PLCUPD_CLKOU TPD_OCALAD CR/W0x18REG0018[7:0]EN_LOL EN_DNCLKLDWIN EN_LOU EN_DNUKR01C_RSV3R01C_RSV3R01C_RSV2RST_LD R01D_RSV1R01C_RSV10x00 R/WR/W0x10REG001D[7:0]EN_LOL EN_DNCLKR01C_RSV3R01C_RSV3R01E_RSV3R01E_RSV3R01C_RSV10x00 R/WR/W0x11REG001D[7:0]R01E_RSV6R01E_RSV5R01E_RSV3R01E_RSV3R01E_RSV3R01E_RSV3R01E_RSV10x00R/W0x12REG001F[7:0]R01E_RSV6R01E_RSV5R01E_RSV3R01E_RSV3R01E_RSV3R01E_RSV3R01E_RSV3R020_RSV3R020_RSV3R020_RSV3R020_RSV3R020_RSV3R020_RSV3R020_RSV3R020_RSV3R000R/W <t< td=""><td>0x14</td><td>REG0014</td><td>[7:0]</td><td></td><td></td><td></td><td>M_VCC</td><td>D_BAND</td><td></td><td></td><td></td><td>0x00</td><td>R/W</td></t<>	0x14	REG0014	[7:0]				M_VCC	D_BAND				0x00	R/W
0x16REG016[7:0]IV_CLKOU TBLEED_I[9:2]0x00RW0x17REG017[7:0]IV_CLKOU TTN_DEL0x00RW0x18REG018[7:0]CMOS_OVR09_RVR_DELN_DEL0x00RW0x19REG019[7:0]R019_RSV1CLKOUT_OPPD_CLKPD_RDETPD_ADCPD_CALDA C0x04RW0x18REG018[7:0]PD_ALLPD_RDIVPD_NDIVPD_VCOPD_LDPD_PCCKPD_CLKUUPD_SYSU0x83RW0x18REG018[7:0]EN_LOLLDWIN_PWEN_LOWINEM_COUNTT0x00RW0x10REG0016[7:0]EN_DNCLKEN_DRCLKR01C_RSV4R01C_RSV3R01C_RSV2RST_LDR01C_RSV10x00RW0x10REG0010[7:0]EN_DNCLKEN_DRCLKR01C_RSV4R01C_RSV3R01E_RSV2RST_LDR01C_RSV10x00RW0x10REG0010[7:0]R01E_RSV6R01E_RSV4R01E_RSV4R01E_RSV3R01E_RSV2R01E_RSV10x00RW0x10REG0020[7:0]R020_RSV5R020_RSV4RST_SYSR1F_RSV2R01E_RSV3R01E_RSV3R01E_RSV3R01E_RSV3R01E_RSV10x00RW0x20REG0021[7:0]R020_RSV5R020_RSV4RST_SYSR02_RSV6R020_RSV3R020_RSV10x00RW0x21REG0021[7:0]R024_RSV4R021_RSV4R022_RSV6R021_RSV3R020_RSV1	0x15	REG0015	[7:0]	BLEED	D_I[1:0]	_I[1:0] L EN_BLEED CP_I							R/W
0x17REG0017[7.0]INV_CLKOU TN_DELN_DEL0x00RW0x18REG0018[7.0]CMOS_OVR019_RSV1 C_{LKOUT_OP} PD_LPD_LPD_ADC C_{C} 0x00RW0x14REG0014[7.0]PD_ALLPD_RDIVPD_NDIVPD_VCOPD_LPD_PD_CLKPD_ADC C_{C} 0x04RW0x18REG0018[7.0]EN_LOLLDWIN_PWPD_NDIVPD_VCOPD_LDPD_PD_CLKPD_CLKOUPD_SYSOU0x83RW0x16REG0016[7.0]EN_LOLLDWIN_PWEN_LDWIN $U_{C}CUNT$ V0x00RW0x16REG0010[7.0]EN_DNCLKEN_DRCLKR01C_RSV4R01C_RSV3R01C_RSV2RST_DR01C_RSV10x00RW0x10REG0011[7.0]EN_DNCLKEN_DRCLKR01C_RSV4R01C_RSV3R01C_RSV2RST_DR01C_RSV10x00RW0x10REG0011[7.0]R01E_RSV6R01E_RSV5R01E_RSV4R01E_RSV3R01E_RSV2RCP_DOWNCP_UP0x00RW0x11REG001F[7.0]R01E_RSV6R01E_RSV5R01F_RSV4R01E_RSV3R01E_RSV3R01E_RSV10x00RW0x12REG0021[7.0]R01E_RSV5R01E_RSV4RST_SYSEN_ADC_CR02_RSV3R02_RSV10x00RW0x21REG0021[7.0]R024_RSV4R02_RSV5R022_RSV0[7:0]R024_RSV3R022_RSV10x00RW0x22REG0023	0x16	REG0016	[7:0]		1		BLEEI	D_I[9:2]				0x00	R/W
xREG0018 [7:0] CMOS_OV F_DEL xDEL x000 RW 0x19 REG019 [7:0] R019_RV1 CLKOUT_OP PD_CLK PD_RDET PD_ADC C 0x04 RW 0x14 REG019 [7:0] PD_ALL PD_RDIV PD_VCO PD_LD PD_PD_CLKUU PD_SYSUU 0x83 RW 0x18 REG018 [7:0] EN_LOL LDWIN_PW EN_LDWIN U_D_COUNT PD_CUCUUU PD_CUCUUUU V 0x00 RW 0x10 REG0010 [7:0] EN_LOL LDWIN_PW EN_LDWIN U_D_COUNT EN_CPTES R01C_RSV1 0x00 RW 0x10 REG0010 [7:0] R01E_RSV5 R01E_RSV4 R01C_RSV3 R01E_RSV2 RST_LD R01C_RSV1 0x00 RW 0x11 REG001F [7:0] BST_REF FILT_REF REF_SEL R01F_RSV2 R01E_RSV3 R01E_RSV3 R01E_RSV3 R01E_RSV3 R020_RSV3 R020_RSV1 R020_RSV1 R000 RW 0x20 REG0021 [7:0] R022_RSV5 R020_RSV4 RST_SYS	0x17	REG0017	[7:0]	INV_CLKOU T				N_DEL				0x00	R/W
0x19REG0019[7:0]R019_RSV1CLKOUT_OPPD_CLKPD_RDETPD_ADCPD_CALDA C0x04RW0x1AREG001A[7:0]PD_ALLPD_RDIVPD_NDIVPD_VCOPD_LDPD_PDCPPD_CLKOUPD_SYSOU0x83RW0x1BREG001B[7:0]EN_LOLLDWINEN_LDWINPD_VCOPD_LDPD_PFDCPT0x00RW0x1CREG001C[7:0]EN_DNCLKEN_DRCLKR01C_RSV3R01C_RSV3R01C_RSV2RST_LDR01C_RSV10x00RW0x1DREG001D[7:0]EN_DNCLKEN_DRCLKR01C_RSV3R01C_RSV3R01C_RSV2RST_LDR01C_RSV10x00RW0x1EREG001E[7:0]R01E_RSV6R01E_RSV5R01E_RSV4R01E_RSV3R01E_RSV2R01E_RSV2R01E_RSV10x00RW0x1FREG001F[7:0]BST_REFFILT_REFREF_SELR01F_RSV2R01E_RSV3R01E_RSV3R020_RSV3R020_RSV3R020_RSV3R020_RSV3R020_RSV10x00RW0x20REG0020[7:0]R02_RSV5R020_RSV4RST_SYSEN_ADC_CR020_RSV3R020_R	0x18	REG0018	[7:0]	CMOS_OV				R_DEL				0x00	R/W
0x1A REG01A [7:0] PD_ALL PD_RDIV PD_NDIV PD_VCO PD_LD PD_PFCP PD_CKOU PD_SYSUU 0x83 RW 0x1B REG01B [7:0] EN_LOL LDWIN_PW EN_LDWIN LD_COUNT T 0x00 RW 0x1C REG01C [7:0] EN_DNCLK EN_DRCLK R01C_RSV4 R01C_RSV2 RST_LD R01C_RSV1 0x00 RW 0x1D REG001D [7:0] EN_DNCLK R01E_RSV5 R01E_RSV4 R01E_RSV2 RST_LD R01C_RSV1 0x00 RW 0x11 REG001E [7:0] R01E_RSV5 R01E_RSV4 R01E_RSV3 R01E_RSV2 R01E_RSV1 0x00 RW 0x11 REG001F [7:0] R01E_RSV5 R01E_RSV4 R01F_RSV2 R01E_RSV3 R01E_RSV1 0x00 RW 0x20 REG0021 [7:0] R01E_RSV5 R020_RSV4 RST_SYS EN_ADC_C LK R020_RSV3 R020_RSV3 R020_RSV3 R020_RSV3 R020_RSV3 R020_R	0x19	REG0019	[7:0]	R019_	_RSV1	CLKO	UT_OP	PD_CLK	PD_RDET	PD_ADC	PD_CALDA C	0x04	R/W
$\begin{array}{c c c c c c c c c c c c c c c c c c c $	0x1A	REG001A	[7:0]	PD_ALL	PD_RDIV	PD_NDIV	PD_VCO	PD_LD	PD_PFDCP	PD_CLKOU T1	PD_SYSOU T	0x83	R/W
0x1C REG001C [7:0] EN_DNCLK EN_DRCLK R01C_RSV3 R01C_RSV2 RST_LD R01C_RSV1 0x00 RW 0x1D REG001D [7:0] R01E_RSV6 R01E_RSV5 R01E_RSV4 R01E_RSV3 R01E_RSV2 RST_LD R01C_RSV1 0x00 RW 0x1E REG001E [7:0] R01E_RSV6 R01E_RSV5 R01E_RSV4 R01E_RSV3 R01E_RSV2 R01E_RSV1 0x00 RW 0x1F REG001F [7:0] BST_REF FILT_REF REF_SEL R01F_RSV2 R01E_RSV3 R01E_RSV2 R01E_RSV1 0x00 RW 0x20 REG0020 [7:0] R02_RSV5 R020_RSV4 RST_SYS EN_ADC_C LK R020_RSV3 R020_RSV1 R020_RSV1 0x00 RW 0x22 REG0021 [7:0] CAL_CT_SE L R021_RSV7 R021_RSV7 R022_RSV3 R020_RSV3 R020_RSV1 R000 RW 0x23 REG0023 [7:0] CAL_CT_SE L R024_RSV3 R024_RSV3 R024_RSV3 R024_RSV1	0x1B	REG001B	[7:0]	EN_LOL	LDWIN_PW	EN_LDWIN			LD_COUNT			0x00	R/W
0x1DREG001D[7:0] $\mathbb{R}01E_RSV6$ $\mathbb{R}01E_RSV5$ $\mathbb{R}01E_RSV4$ $\mathbb{R}01D_RSV1$ $\mathbb{T}^{-}\mathbb{C}^{P}$ $\mathbb{C}^{P}_{-}\mathbb{UP}$ \mathbb{O}^{0} \mathbb{R}^{W} 0x1EREG001E[7:0] $\mathbb{R}01E_RSV6$ $\mathbb{R}01E_RSV5$ $\mathbb{R}01E_RSV4$ $\mathbb{R}01E_RSV3$ $\mathbb{R}01E_RSV2$ $\mathbb{R}01E_RSV1$ $\mathbb{O}x00$ $\mathbb{R}W$ 0x1FREG001F[7:0] $\mathbb{B}ST_REF$ $\mathbb{F}ILT_REF$ $\mathbb{R}EF_SEL$ $\mathbb{R}01F_RSV2$ $\mathbb{R}01F_RSV1$ $\mathbb{R}01E_RSV1$ $\mathbb{O}x00$ $\mathbb{R}W$ 0x20 $\mathbb{R}EG0020$ [7:0] $\mathbb{R}020_RSV5$ $\mathbb{R}020_RSV4$ $\mathbb{R}ST_SYS$ $\mathbb{E}N_ADC_C$ $\mathbb{R}020_RSV3$ $\mathbb{R}020_RSV1$ $\mathbb{O}x00$ $\mathbb{R}W$ 0x21 $\mathbb{R}EG0021$ [7:0] $\mathbb{R}021_RSV5$ $\mathbb{R}020_RSV4$ $\mathbb{R}ST_SYS$ $\mathbb{E}N_ADC_C$ $\mathbb{R}020_RSV3$ $\mathbb{R}020_RSV1$ $\mathbb{O}x00$ $\mathbb{R}W$ 0x22 $\mathbb{R}EG0022$ [7:0] $\mathbb{C}AL_CT_SE$ $\mathbb{R}021_RSV7$ $\mathbb{R}022_RSV0$ $\mathbb{R}W$ $\mathbb{R}W$ 0x23 $\mathbb{R}G0023$ [7:0] $\mathbb{C}AL_CT_SE$ $\mathbb{C}E_LSV3$ $\mathbb{C}E_LSV3$ $\mathbb{C}E_LSV3$ $\mathbb{C}V0$ $\mathbb{R}W$ 0x24 $\mathbb{R}G0024$ [7:0] $\mathbb{R}024_RSV4$ $\mathbb{R}024_RSV3$ $\mathbb{R}024_RSV3$ $\mathbb{R}024_RSV2$ $\mathbb{R}024_RSV1$ $\mathbb{O}x00$ $\mathbb{R}W$ 0x25 $\mathbb{R}G0025$ [7:0] $\mathbb{C}LKODIV_D$ $\mathbb{D}CLK_DIV_D$ $\mathbb{R}025_RSV3$ $\mathbb{R}025_RSV2$ $\mathbb{R}025_RSV1$ $\mathbb{O}x00$ $\mathbb{R}W$ 0x26 $\mathbb{R}G0026$ [7:0] $\mathbb{C}LKODIV_D$ $\mathbb{C}LSV5_RSV3$ $\mathbb{R}025_RSV2$ $\mathbb{C}VSV5_RSV1$ $\mathbb{C}SV0$ <td>0x1C</td> <td>REG001C</td> <td>[7:0]</td> <td>EN_DNCLK</td> <td>EN_DRCLK</td> <td>R01C_RSV4</td> <td>R01C_RSV3</td> <td>R01C_RSV2</td> <td>RST_LD</td> <td>R01C</td> <td>_RSV1</td> <td>0x00</td> <td>R/W</td>	0x1C	REG001C	[7:0]	EN_DNCLK	EN_DRCLK	R01C_RSV4	R01C_RSV3	R01C_RSV2	RST_LD	R01C	_RSV1	0x00	R/W
0x1E REG001E [7:0] R01E_RSV6 R01E_RSV5 R01E_RSV4 R01E_RSV3 R01E_RSV2 R01E_RSV1 0x00 R/W 0x1F REG001F [7:0] BST_REF FILT_REF REF_SEL R01F_RSV2 R01F_RSV1 0x00 R/W 0x20 REG0020 [7:0] BST_REF FILT_REF REF_SEL R01F_RSV2 R01F_RSV3 R01E_RSV1 0x00 R/W 0x21 REG0021 [7:0] R020_RSV5 R020_RSV7 RST_SYS EN_ADC_C LK R020_RSV3 R020_RSV2 R020_RSV1 0x00 R/W 0x22 REG0022 [7:0] R021_RSV7 R022_RSV0[7:0] R022_RSV3 R020_RSV3 R020_RSV2 R020_RSV1 R/W 0x22 REG0023 [7:0] CAL_CT_SE L R024_RSV3 R023_RSV6 R024_RSV2 R024_RSV1 0x00 R/W 0x24 REG0024 [7:0] R024_RSV4 R024_RSV3 R025_RSV3 R025_RSV2 R024_RSV2 R024_RSV1 0x00 R/W 0x26	0x1D	REG001D	[7:0]		MUX	OUT		R01D_RSV1	EN_CPTES T	CP_DOWN	CP_UP	0x00	R/W
$\begin{array}{c c c c c c c c c c c c c c c c c c c $	0x1E	REG001E	[7:0]	R01E_RSV6	R01E_RSV5	R01E	_RSV4	R01E_RSV3	R01E_RSV2	R01E	RSV1	0x00	R/W
$\begin{array}{ c c c c c c c c c c c c c c c c c c c$	0x1F	REG001F	[7:0]	BST_REF	FILT_REF	REF_SEL	R01F_RSV2		R01F	_RSV1		0x00	R/W
0x21 REG0021 [7:0] R021_RSV7 R021_RSV3 0x00 R/W 0x22 REG0022 [7:0] CAL_CT_SE R022_RSV0[7:0] 0x00 R/W 0x23 REG0023 [7:0] CAL_CT_SE R023_RSV6 R024_RSV 0x00 R/W 0x24 REG0024 [7:0] R024_RSV4 R024_RSV3 DCLK_MOD R024_RSV2 0x00 R/W 0x25 REG0025 [7:0] CLKODIV_D DCLK_DIV_D R025_RSV3 R025_RSV2 R025_RSV1 0x00 R/W 0x26 REG026 [7:0] 1000000000000000000000000000000000000	0x20	REG0020	[7:0]	R020_	_RSV5	R020_RSV4	RST_SYS	EN_ADC_C LK	R020_RSV3	R020_RSV2	R020_RSV1	0x00	R/W
0x22REG0022[7:0]CAL_CT_SE LR022_RSV0[7:0]0x00R/W0x23REG0023[7:0]CAL_CT_SE L $\mathbb{R}^{024}_{R024} \mathbb{R}^{024}$ $\mathbb{R}^{020}_{R024} \mathbb{R}^{024}$ $\mathbb{R}^{000}_{R024} \mathbb{R}^{000}_{R024} \mathbb{R}^{000}_{R024} \mathbb{R}^{000}_{R024} \mathbb{R}^{000}_{R024} \mathbb{R}^{000}_{R024} \mathbb{R}^{000}_{R024} \mathbb{R}^{000}_{R024} \mathbb{R}^{0000}_{R024} \mathbb{R}^{0000}_{R024} \mathbb{R}^{0000}_{R024} \mathbb{R}^{0000}_{R024} \mathbb{R}^{0000}_{R024} \mathbb{R}^{0000}_{R000} \mathbb{R}^{0000}_{$	0x21	REG0021	[7:0]		R021	R021_RSV7 R021_RSV3							R/W
0x23REG0023[7:0]CAL_CT_SE LR022_RSV0x00R/W0x24REG0024[7:0]R024_RSV4 $\overline{R024_RSV4}$ $\overline{R024_RSV3}$ $DCLK_MOD$ E $R024_RSV2$ $R024_RSV1$ $0x00$ R/W0x25REG0025[7:0]CLKODIV_D BDCLK_DIV_ DBR025_RSV3 $R025_RSV2$ $R025_RSV1$ $0x00$ R/W0x26REG026[7:0] $0x00$ R/W $0x00$ R/W $0x00$ R/W	0x22	REG0022	[7:0]			R022_RSV0[7:0]							R/W
0x24 REG0024 [7:0] R024_RSV4 R024_RSV3 DCLK_MOD E R024_RSV2 R024_RSV1 0x00 R/W 0x25 REG0025 [7:0] CLKODIV_D B DCLK_DIV_ DB R025_RSV3 R025_RSV2 R025_RSV1 0x00 R/W 0x26 REG0026 [7:0] VCO BAND DIV 0x00 R/W	0x23	REG0023	[7:0]	CAL_CT_SE L		R023 RSV6							R/W
0x25 REG0025 [7:0] CLKODIV_D B DCLK_DIV_ DB R025_RSV3 R025_RSV2 R025_RSV1 0x00 R/W 0x26 REG0026 [7:0] VCO BAND DIV 0x00 R/W	0x24	REG0024	[7:0]	R024 RSV4		R024	RSV3		DCLK_MOD E	R024 RSV2	R024 RSV1	0x00	R/W
0x26 REG0026 [7:0] VCO BAND DIV 0x00 R/W	0x25	REG0025	[7:0]	CLKODIV_D B	DCLK_DIV_ DB	R025 RSV3			R025	RSV1		0x00	R/W
	0x26	REG0026	[7:0]		1		VCO_B/	AND_DIV				0x00	R/W

レジスタの一覧

表 44. ADF4378 のレジスター覧(続き)

Reg	Name	Bits	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x27	REG0027	[7:0]				SYNTH_LOCK	_TIMEOUT[7:0]			0x00	R/W
0x28	REG0028	[7:0]	O_VCO_DB			SYNTH	LOCK_TIMEO	UT[14:8]			0x00	R/W
0x29	REG0029	[7:0]				VCO_ALC_T	IMEOUT[7:0]				0x00	R/W
0x2A	REG002A	[7:0]	DEL_CTRL_ DB			VCO_	ALC_TIMEOU	Г[14:8]			0x00	R/W
0x2B	REG002B	[7:0]		1		R02B_R	SV1[7:0]				0x00	R/W
0x2C	REG002C	[7:0]		R02C_RSV3		R02C_RSV2		R02B_R	SV1[11:8]		0x00	R/W
0x2D	REG002D	[7:0]				ADC_C	LK_DIV				0x00	R/W
0x2E	REG002E	[7:0]	EN_ADC_C NV	R02E_RSV5	R02E_RSV4	R02E_RSV3	R02E_RSV2	R02E_RSV1	EN_ADC	ADC_A_CO NV	0x00	R/W
0x2F	REG002F	[7:0]	R02F_RSV5	R02F_RSV4	R02F_RSV3	R02F_RSV2	R02F	RSV1	DCLK	DIV1	0x00	R/W
0x30	REG0030	[7:0]	R030	RSV4	R030	RSV3	R030_	RSV2	R030	RSV1	0x00	R/W
0x31	REG0031	[7:0]	R031_RSV6	R031_RSV5	R031_RSV4	R031_RSV3	R031_RSV2		R031_RSV1		0x00	R/W
0x32	REG0032	[7:0]	R032_RSV5	ADC_CLK_ SEL	R032_RSV4	R032_RSV3	R032_RSV2		R032_RSV1		0x00	R/W
0x33	REG0033	[7:0]	R033_RSV6	R033_RSV5	R033_RSV4	R033_RSV3	R033_RSV2		R033_RSV1		0x00	R/W
0x34	REG0034	[7:0]	R034_	RSV5	R034_RSV4	R034_RSV3	R034_RSV2		R034_RSV1		0x00	R/W
0x35	REG0035	[7:0]		R035_RSV1							0x00	R/W
0x36	REG0036	[7:0]	R036_RSV3		R036	RSV2			R036_RSV1		0x00	R/W
0x37	REG0037	[7:0]	R037_RSV7	R037_RSV6	R037_RSV5	R037_RSV4	R037_RSV3	R037_RSV2	R037	RSV1	0x00	R/W
0x38	REG0038	[7:0]				R038_	RSV1				0x00	R
0x39	REG0039	[7:0]				R039_	_RSV1				0x00	R/W
0x3A	REG003A	[7:0]		R03A_RSV1							0x00	R/W
0x3B	REG003B	[7:0]	R03B	RSV2	RSV2 R03B_RSV1						0x00	R/W
0x3C	REG003C	[7:0]		R03C_RSV2	R03C_RSV2 R03C_RSV1						0x00	R/W
0x3D	REG003D	[7:0]		R03D	_RSV2	·	O_VCO_BA ND	O_VCO_CO RE	O_VCO_BIA S	R03D_RSV1	0x00	R/W
0x3E	REG003E	[7:0]	R03E_RSV8	R03E_RSV7	R03E_RSV6	R03E_RSV5	R03E_RSV4	R03E_RSV3	R03E_RSV2	R03E_RSV1	0x00	R/W
0x3F	REG003F	[7:0]				R03F	RSV1				0x00	R/W
0x40	REG0040	[7:0]				R040	RSV1				0x00	R/W
0x41	REG0041	[7:0]		R041_	RSV2			R041_	RSV1		0x00	R/W
0x42	REG0042	[7:0]	R042_RSV5	PD_SR_MO N	SR_SEL	RST_SR_M ON		R042_	_RSV1		0x00	R/W
0x43	REG0043	[7:0]	INV_SR				SR_DEL				0x00	R/W
0x44	REG0044	[7:0]	R044_RSV5		R044_RSV4		R044_RSV3	R044_RSV2	R044	RSV1	0x00	R/W
0x45	REG0045	[7:0]				RESERVED				ADC_ST_C NV	0x00	R/W
0x46	REG0046	[7:0]				R046_R	SV1[7:0]				0x00	R
0x47	REG0047	[7:0]				R046_R	SV1[15:8]				0x00	R
0x48	REG0048	[7:0]				R046_RS	SV1[23:16]				0x00	R
0x49	REG0049	[7:0]	EN_SYS	EN_CLK	SR_OK	R049_RSV1	REF_OK	ADC_BUSY	FSM_BUSY	LOCKED	0x00	R
0x4A	REG004A	[7:0]				R04A	RSV1				0x00	R
0x4B	REG004B	[7:0]			RESE	RVED			VCO_	CORE	0x00	R
0x4C	REG004C	[7:0]				CHIP_T	EMP[7:0]				0x00	R
0x4D	REG004D	[7:0]				RESERVED				CHIP_TEM P[8]	0x00	R
0x4E	REG004E	[7:0]				R04E	RSV1				0x00	R
0x4F	REG004F	[7:0]				VCO_	BAND				0x00	R

レジスタの一覧

表 44. ADF4378 のレジスター覧(続き)

Reg	Name	Bits	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x50	REG0050	[7:0]	R050_RSV1								0x00	R
0x51	REG0051	[7:0]	RESERVED					VCO_BIAS				R
0x52	REG0052	[7:0]		RESERVED				R0	52_RSV1		0x00	R
0x53	REG0053	[7:0]		RESERVED				R0	53_RSV2	R053_RSV1	0x00	R
0x54	REG0054	[7:0]	VERSION					0x00	R			

アドレス:0x00、リセット:0x00、レジスタ名:REG0000



図 118.

表 45. REG0000 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	SOFT_RESET_R	SOFT_RESET の繰返し。	0x0	R/W
6	LSB_FIRST_R	LSB_FIRST の繰返し。	0x0	R/W
5	ADDRESS_ASCENSION_R	ADDRESS_ASCENSION の繰返し。	0x0	R/W
4	SDO_ACTIVE_R	SDO_ACTIVE の繰返し。	0x0	R/W
3	SDO_ACTIVE	3 線式動作か 4 線式動作かの選択。 0 : 3 線式。 1 : 4 線式 SPI(SDO がイネーブルされ SDIO は入力専用になります)。	0x0	R/W
2	ADDRESS_ASCENSION	ストリーミング時のアドレス・アセンション 0 : ストリーミング時アドレスは自動でデクリメント。 1 : ストリーミング時アドレスは自動でインクリメント。	0x0	R/W
1	LSB_FIRST	I/O データは LSB ファーストを指向。 0 : MSB ファースト。 1 : LSB ファースト。	0x0	R/W
0	SOFT_RESET	REG0000 以外の SPI レジスタを POR 状態にリセット。自動クリアのリセット です。 0 : 通常動作。 1 : ソフト・リセット。	0x0	R/W

アドレス:0x01、リセット:0x00、レジスタ名:REG0001



図 119.

表 46. REG0001 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	SINGLE_INSTRUCTION	単一命令。 0:SPI ストリーミングをイネーブル。 1:SPI ストリーミングをディスエーブル。	0x0	R/W
6	R001_RSV6	予約済み。	0x0	R/W

表 46. REG0001 のビットの説明(続き)

ビット	ビット名	説明	リセット	アクセス
5	MAIN_READBACK_CONTROL	上位/下位リードバック制御	0x0	R/W
		0:ダブル・バッファ。下位レジスタをリードバック。		
		1:ダブル・バッファ。上位レジスタをリードバック。		
4	R001_RSV4	予約済み。	0x0	R/W
3	RESERVED	予約済み。	0x0	R
2	R001_RSV2	予約済み。	0x0	R/W
1	R001_RSV1	予約済み。	0x0	R/W
0	RESERVED	予約済み。	0x0	R

アドレス:0x02、リセット:0x00、レジスタ名:REG0002

	7	6	5	4	3	2	1	0	
	0	0	0	0	0	0	0	0	
[7:4] RESERVED			J						- [3:0] R002_RSV1 (R) Reserved

図 120.

表 47. REG0002 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:4]	RESERVED	予約済み。	0x0	R
[3:0]	R002_RSV1	予約済み。	0x0	R

アドレス:0x03、リセット:0x00、レジスタ名:REG0003

	7	6	5	4	3	2	1	0	
	0	0	0	0	0	0	0	0	
[7:4] RESERVED -									- [3:0] CHIP_TYPE (R) Chip Type = 0x06

図 121.

表 48. REG0003 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:4]	RESERVED	予約済み。	0x0	R
[3:0]	CHIP_TYPE	チップ・タイプ = 0x06。	0x0	R

アドレス:0x04、リセット:0x00、レジスタ名:REG0004

[7:0] PRODUCT_ID[7:0] (R) -Product ID = 0x0005

図 122.

表 49. REG0004 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	PRODUCT_ID[7:0]	製品 ID = 0x0005。	0x0	R

アドレス:0x05、リセット:0x00、レジスタ名:REG0005

	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	0
1 (D) -	_							

[7:0] PRODUCT_ID[15:8] (R) -Product ID = 0x0005

図 123.

表 50. REG0005 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	PRODUCT_ID[15:8]	製品 ID = 0x0005。	0x0	R

アドレス:0x06、リセット:0x00、レジスタ名:REG0006

	7	6	5	4	3	2	1	0	
	0	0	0	0	0	0	0	0	
		_					_		
[7:4] R006_RSV2 (R) -									- [3:0] R006_RSV1 (R)
Reserved									Reserved

図 124.

表 51. REG0006 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:4]	R006_RSV2	予約済み。	0x0	R
[3:0]	R006_RSV1	予約済み。	0x0	R

アドレス:0x0A、リセット:0x00、レジスタ名:REG000A

7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 0 0

[7:0] SCRATCHPAD (R/W)-SPI Scratchpad

図 125.

表 52. REG000A のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	SCRATCHPAD	SPIのスクラッチパッド。	0x0	R/W

アドレス:0x0B、リセット:0x00、レジスタ名:REG000B

 7
 6
 5
 4
 3
 2
 1
 0

 0
 0
 0
 0
 0
 0
 0
 0
 0

[7:0] SPI_REVISION (R)

図 126.

表 53. REG000B のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	SPI_REVISION	SPI リビジョン = 0x01。	0x0	R

202		00	\mathbf{n}	in the
ana	юu			

アドレス:0x0C、リセット:0x56、レジスタ名:REG000C

	7	6	5	4	3	2	1	0
	0	1	0	1	0	1	1	0
[7:0] VENDOR_ID[7:0] (R) -								
Vendor ID = $0x0456$								

図 127.

表 54. REG000C のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	VENDOR_ID[7:0]	ベンダ ID = 0x0456。	0x56	R

アドレス:0x0D、リセット:0x04、レジスタ名:REG000D

	7	6	5	4	3	2	1	0
	0	0	0	0	0	1	0	0
				_		_		
D[15:8] (R) -								

[7:0] VENDOR_ID[15 Vendor ID = 0x0456

図 128.

表 55. REG000D のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	VENDOR_ID[15:8]	ベンダ ID = 0x0456。	0x4	R

アドレス:0x0F、リセット:0x00、レジスタ名:REG000F

	7	6	5	4	3	2	1	0	
	0	0	0	0	0	0	0	0	
	Γ			<u> </u>				Ŧ	
[7:1] RESERVED								L	- [0] R00F_RSV1 (R/W)
									Reserved

図 129.

表 56. REG000F のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:1]	RESERVED	予約済み。	0x0	R
0	R00F_RSV1	予約済み。	0x0	R/W

アドレス: 0x10、リセット: 0x80、レジスタ名: REG0010

1 0 0 0 0 0 0 0

図 130.

表 57. REG0010 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	N_INT[7:0]	REG0010 および REG0011 の帰還分周器、12 ビット整数分周器。2~ 4095(2 と 4095 を含む)の任意の分周値を設定します。ダブル・ バッファ機能は常に有効化。	0x80	R/W

アドレス:0x11、リセット:0x00、レジスタ名:REG0011



図 131.

表 58. REG0011 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	EN_AUTOCAL	VCO キャリブレーションのイネーブル。 0:ディスエーブル。 1:イネーブル。	0x0	R/W
6	EN_RDBLR	リファレンス・ダブラのイネーブル。 0:リファレンス分周器の経路を選択。 1:リファレンス・ダブラの経路を選択。	0x0	R/W
[5:4]	DCLK_DIV2	VCO キャリブレーション分周器 2。 00:1分周。 01:2分周。 10:4分周。 11:8分周。	0x0	R/W
[3:0]	N_INT[11:8]	REG0010 および REG0011 の帰還分周器、12 ビット整数分周器。2~ 4095(2 と 4095 を含む)の任意の分周値を設定します。ダブル・ バッファ機能は常に有効化。	0x0	R/W

アドレス:0x12、リセット:0x01、レジスタ名:REG0012

7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 1

[7:6] CLKOUT_DIV (R/W)

図 132.

[5:0] R_DIV (R/W)

Reference Divider, 6-Bit Integer Divider

表 59. REG0012 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:6]	CLKOUT_DIV	クロック出力分周器。	0x0	R/W
		00:1 分周。 01:2 分周。		
		10:4 分周。		
		11:8 分周。		
[5:0]	R_DIV	リファレンス分周器、6ビット整数分周器。	0x1	R/W

アドレス: 0x13、リセット: 0x00、レジスタ名: REG0013



表 60. REG0013 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:6]	R013_RSV1	予約済み。	0x0	R/W
[5:4]	M_VCO_CORE	O_VCO_CORE = 1 の場合に VCO コアを選択。 00 : VCO 0 最低周波数。 01 : VCO 1。	0x0	R/W
		10:VCO 2。 11:VCO 3 最高周波数。		
[3:0]	M_VCO_BIAS	$O_VCO_BIAS = 1 の場合に VCO のバイアスを選択。0000:バイアス = 0。0001:バイアス = 1。0010:バイアス = 2。0011:バイアス = 2。0011:バイアス = 3。0100:バイアス = 4。0101:バイアス = 5。0110:バイアス = 6。0111:バイアス = 7。1000:バイアス = 8。1001:バイアス = 8。1001:バイアス = 10。1011:バイアス = 11。1100:バイアス = 11。1101:バイアス = 13。1110:バイアス = 14。1111:バイアス = 15。$	0x0	R/W

アドレス:0x14、リセット:0x00、レジスタ名:REG0014

7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 0 0

[7:0] M_VCO_BAND (R/W) When O_VCO_BAND = 1, Selects Between 256 Possible VCO Bands Within VCO Core.

図 134.

表 61. REG0014 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	M_VCO_BAND	O_VCO_BAND = 1 の場合に VCO コア内の 256 通りの VCO 帯から選 択。 0:最高周波数の VCO 帯。 255:最低周波数の VCO 帯	0x0	R/W

アドレス: 0x15、リセット: 0x00、レジスタ名: REG0015



表 62. REG0015 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:6]	BLEED_I[1:0]	チャージ・ポンプのブリード電流、REG0015 および REG0016 の 10 ビット。詳細については、チャージ・ポンプのブリード電流のセク ションを参照してください。ダブル・バッファ機能のオプション。	0x0	R/W
5	BLEED_POL	チャージ・ポンプのブリード電流の極性。 0:シンク電流。リファレンス入力からクロック出力までの伝搬遅延 が増加。 1:ソース電流。リファレンス入力からクロック出力までの伝搬遅延 が減少。	0x0	R/W
4	EN_BLEED	チャージ・ポンプのブリード電流のイネーブル。 0 : ディスエーブル。 1 : イネーブル。	0x0	R/W
[3:0]	CP_I	 チャージ・ポンプ電流。 0000:0.79mA。 0001:0.99mA。 0010:1.19mA。 0011:1.38mA。 0100:1.59mA。 0101:1.98mA。 0110:2.39mA。 0110:2.39mA。 0111:2.79mA。 1000:3.18mA。 1001:3.97mA。 1010:4.77mA。 1010:4.77mA。 1011:5.57mA。 1100:6.33mA。 1101:7.91mA。 1110:9.51mA。 1111:11.1mA。 	0x0	R/W

アドレス: 0x16、リセット: 0x00、レジスタ名: REG0016

7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 0 [7:0] BLEED_I[9:2] (RW) Charge Pump Bleed Current, 10 Bits in REG0015 and REG0016.

図 136.

表 63. REG0016 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	BLEED_I[9:2]	チャージ・ポンプのブリード電流、REG0015 および REG0016 の 10 ビット。詳細については、チャージ・ポンプのブリード電流のセク ションを参照してください。ダブル・バッファ機能のオプション。	0x0	R/W

アドレス:0x17、リセット:0x00、レジスタ名:REG0017



表 64. REG0017 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	INV_CLKOUT	クロック出力の反転。ダブル・バッファ機能のオプション。 0:非反転。 1:反転。	0x0	R/W
[6:0]	N_DEL	帰還遅延。リファレンス入力からクロック出力までの伝搬遅延が減 少。ダブル・バッファ機能のオプション。	0x0	R/W

アドレス:0x18、リセット:0x00、レジスタ名:REG0018



図 138.

表 65. REG0018 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	CMOS_OV	MUXOUT、LKDET、SDO、SDIO のロジック・ハイ電圧。 0 : 1.8V ロジック。 1 : 3.3V ロジック。	0x0	R/W
[6:0]	R_DEL	リファレンス遅延。リファレンス入力からクロック出力までの伝搬遅 延が増加。ダブル・バッファ機能のオプション。	0x0	R/W

アドレス:0x19、リセット:0x04、レジスタ名:REG0019



図 139.

表 66. REG0019 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:6]	R019_RSV1	予約済み。ADF4378 のレジスタ・マップのレジスタの一覧に、必要な予約済み レジスタ設定が示されています。	0x0	R/W
[5:4]	CLKOUT_OP	CLK1N ピンおよび CLK1P ピンのクロック出力バッファの振幅を設定します。 00:最小振幅。詳細については、仕様のセクションを参照してください。 01:詳細については、仕様のセクションを参照してください。 10:詳細については、仕様のセクションを参照してください。 11:最大振幅。詳細については、仕様のセクションを参照してください。	0x0	R/W
3	PD_CLK	VCO マルチプレクサおよびクロック分周器のパワーダウン。 0:アクティブ。通常動作。 1:パワーダウン。詳細については、ブロック・パワーダウン制御のセクション を参照してください。	0x0	R/W
2	PD_RDET	リファレンス検出器のパワーダウン。 0:アクティブ。通常動作。 1:パワーダウン。	0x1	R/W
1	PD_ADC	温度 ADC のパワーダウン。 0 : アクティブ。通常動作。 1 : パワーダウン。	0x0	R/W

表 66. REG0019 のビッ	トの説明	(続き)
-------------------	------	------

ビット	ビット名	説明	リセット	アクセス
0	PD_CALDAC	VCO キャリブレーション D/A コンパータ(DAC)のパワーダウン。 0:アクティブ。通常動作。 1:パワーダウン。詳細については、ブロック・パワーダウン制御のセクション を参照してください。	0x0	R/W

アドレス:0x1A、リセット:0x83、レジスタ名:REG001A



図 140.

表 67. REG001A のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	PD_ALL	メイン電源のパワーダウン。 0:アクティブ。 1:パワーダウン。SPIレジスタを POR 状態にはリセットしません。 詳細については、パワーアップと初期化のシーケンスのセクションの 例を参照してください)	0x1	R/W
6	PD_RDIV	リファレンス分周器とダブラのパワーダウン。 0:アクティブ。通常動作。 1:パワーダウン。詳細については、ブロック・パワーダウン制御の セクションを参照してください。	0x0	R/W
5	PD_NDIV	帰還分周器のパワーダウン。 0:アクティブ。通常動作。 1:パワーダウン。詳細については、ブロック・パワーダウン制御の セクションを参照してください。	0x0	R/W
4	PD_VCO	VCO のパワーダウン。 0:アクティブ。通常動作。 1:パワーダウン。詳細については、ブロック・パワーダウン制御の セクションを参照してください。	0x0	R/W
3	PD_LD	ロック検出器のパワーダウン。 0:アクティブ。通常動作。 1:パワーダウン。詳細については、ブロック・パワーダウン制御の セクションを参照してください。	0x0	R/W
2	PD_PFDCP	PFD および CP のパワーダウン。 0:アクティブ。通常動作。 1:パワーダウン。詳細については、ブロック・パワーダウン制御の セクションを参照してください。	0x0	R/W
1	PD_CLKOUT	CLKN ピンおよび CLKP ピンへのクロック出力バッファのパワーダウン。 0 : アクティブ。通常動作。 1 : パワーダウン。	0x1	R/W
0	PD_SYSOUT	SR_OUTP ピンおよび SR_OUTN ピンへの SYSREF 出力バッファの パワーダウン。 0 : アクティブ。通常動作。 1 : パワーダウン。	0x1	R/W

アドレス:0x1B、リセット:0x00、レジスタ名:REG001B



図 141.

表 68. REG001B のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	EN_LOL	ロック喪失検出器のイネーブル。	0x0	R/W
		0:ディスエーブル。		
		1:イネーブル。通常動作。		
6	LDWIN_PW	ロック検出器のパルス・ウィンドウ。	0x0	R/W
		0:ナロー・ウィンドウ。通常動作。		
		1 : ワイド・ウィンドウ。詳細については、ロック検出器のセクショ		
		ンを参照してください。		
5	EN_LDWIN	ロック検出器のパルス・ウィンドウのイネーブル。	0x0	R/W
		0:ディスエーブル。		
		1:イネーブル。通常動作。		
[4:0]	LD_COUNT	PLL がロックされたことをロック検出器が指示するまでの有効な PFD	0x0	R/W
		サイクル数。詳細については、ロック検出器のセクションを参照して		
		ください。		

アドレス: 0x1C、リセット: 0x00、レジスタ名: REG001C



図 142.

表 69. REG001C のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	EN_DNCLK	VCO キャリブレーション分周器のイネーブル。詳細については、図 75 を参照 してください。 0:ディスエーブル。スプリアス成分を低減するために使用しない場合は、ディ スエーブルします。 1:イネーブル。VCO キャリブレーションが始まる前にイネーブルしてくださ	0x0	R/W
6	EN_DRCLK	VCO キャリブレーション・ブロックおよび ADC クロック分周器への分周器を イネーブル。詳細については、図 75 を参照してください。 0: ディスエーブル。スプリアス成分を低減するために使用しない場合は、ディ スエーブルします。 1: イネーブル、VCO キャリブレーションまたは温度センサー測定が始まる前 にイネーブルしてください。	0x0	R/W
5	R01C_RSV4	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
4	R01C_RSV3	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
3	R01C_RSV2	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
2	RST_LD	ロック検出器をアンロック状態にリセット。このビットはセルフクリアされま せん。 0:リセット無効。通常動作。 1:リセット有効。	0x0	R/W

表 69. RE	表 69. REG001C のビットの説明(続き)					
ビット	ビット名	説明	リセット	アクセス		
[1:0]	R01C_RSV1	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W		

アドレス:0x1D、リセット:0x00、レジスタ名:REG001D



図 143.

表 70. REG001D のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:4]	MUXOUT	MUXOUT ピンに出力されるテスト信号を選択します。	0x0	R/W
		0000:高インピーダンス。		
		0001:LKDET。ロック検出器の出力。		
		0010 : ロー。		
		0011 : ロー。		
		0100 : f _{DIV_RCLK} /2。		
		0101 : f _{DIV_NCLK} /2。		
		0110:予約済み。		
		0111 : ロー。		
		1000:ハイ。		
		1001:予約済み。		
		1010:予約済み。		
		1011:口一。		
		1100 : ロー。		
		1101 : ロー。		
		1110:予約済み。		
		1111:予約済み。		
3	R01D_RSV1	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
2	EN_CPTEST	チャージ・ポンプ・テスト・モードのイネーブル。	0x0	R/W
		0:ディスエーブル。通常動作。		
		1:イネーブル。		
1	CP_DOWN	EN_CPTEST がイネーブルされている場合にチャージ・ポンプ・シン	0x0	R/W
		ク電流をイネーブルします。		
		0:ディスエーブル。		
		1:イネーブル。		
0	CP_UP	EN_CPTEST がイネーブルされている場合にチャージ・ポンプ・ソー	0x0	R/W
		ス電流をイネーブルします。		
		0:ディスエーブル。		
		1:イネーブル。		

アドレス:0x1E、リセット:0x00、レジスタ名:REG001E





表 71. REG001E のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	R01E_RSV6	予約済み。	0x0	R/W
6	R01E_RSV5	予約済み。	0x0	R/W
[5:4]	R01E_RSV4	予約済み。	0x0	R/W
3	R01E_RSV3	予約済み。	0x0	R/W
2	R01E_RSV2	予約済み。	0x0	R/W
[1:0]	R01E_RSV1	予約済み。	0x0	R/W

アドレス:0x1F、リセット:0x00、レジスタ名:REG001F



図 145.

表 72. REG001F のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	BST_REF	低振幅入力の LNA リファレンス入力バッファ・ゲイン・ブーストをイ ネーブル。詳細については、表 9 を参照してください。 0 : ディスエーブル。 1 : イネーブル。	0x0	R/W
6	FILT_REF	LNA リファレンス入力バッファ・フィルタのイネーブル。詳細につい ては、表 8 を参照してください。 0 : ディスエーブル。 1 : イネーブル。	0x0	R/W
5	REF_SEL	リファレンス入力バッファの選択。詳細については、表7を参照して ください。 0:リファレンス入力からクロック出力までの伝搬遅延の温度係数を 改善するための DMA。 1:低スルー・レート信号がリファレンス入力に印加された場合の PLL帯域内ノイズを改善するための LNA。	0x0	R/W
4	R01F_RSV2	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
[3:0]	R01F_RSV1	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W

アドレス:0x20、リセット:0x00、レジスタ名:REG0020



図 146.

表 73. REG0020 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:6]	R020_RSV5	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
5	R020_RSV4	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
4	RST_SYS	デジタル機能を POR 状態にリセット。SPI インターフェイスおよび SPI レジスタはリセットしません。このビットはセルフクリアされま せん。 0:リセット無効。通常動作。 1:リセット有効。	0x0	R/W
3	EN_ADC_CLK	ADC クロックのイネーブル。詳細については、図 75 を参照してくだ さい。 0 : ディスエーブル。 1 : イネーブル。通常動作。	0x0	R/W
2	R020_RSV3	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
1	R020_RSV2	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
0	R020_RSV1	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W

アドレス:0x21、リセット:0x00、レジスタ名:REG0021



図 147.

表 74. REG0021 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:4]	R021_RSV7	予約済み。	0x0	R/W
[3:0]	R021_RSV3	予約済み。	0x0	R/W

アドレス:0x22、リセット:0x00、レジスタ名:REG0022



図 148.

表 75. REG0022 のビットの説明

1				
ビット	ビット名	説明	リセット	アクセス
[7:0]	R022_RSV0[7:0]	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W

アドレス:0x23、リセット:0x00、レジスタ名:REG0023



図 149.

表 76. REG0023 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	CAL_CT_SEL	VCO キャリブレーション・カウント選択。詳細については、表 17 を 参照してください。	0x0	R/W
[6:1]	R023_RSV6	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
0	R022_RSV0[8]	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W

アドレス: 0x24、リセット: 0x00、レジスタ名: REG0024



図 150.

表 77. REG0024 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	R024_RSV4	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
[6:3]	R024_RSV3	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
2	DCLK_MODE	VCO キャリブレーション時の周波数低減をイネーブル。イネーブルすると f _{DIV_RCLK} および f _{DIV_NCLK} を 1/2 にします。詳細については、表 17を参照してください。 0: ディスエーブル。 1: イネーブル。	0x0	R/W
1	R024_RSV2	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
0	R024_RSV1	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W

アドレス: 0x25、リセット: 0x00、レジスタ名: REG0025



表 78. REG0025 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	CLKODIV_DB	CLKOUT_DIVビット・フィールドのダブル・バッファをイネーブル。 0 : ディスエーブル。 1 : イネーブル。	0x0	R/W
6	DCLK_DIV_DB	DCLK_DIV1 ビット・フィールドおよび DCLK_DIV2 ビット・フィー ルドのダブル・バッファをイネーブル。 0:ディスエーブル。 1:イネーブル。	0x0	R/W
5	R025_RSV3	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
4	R025_RSV2	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
[3:0]	R025_RSV1	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W

アドレス:0x26、リセット:0x00、レジスタ名:REG0026

1 0 0 4 3 2 1 0 0 0 0 0 0 0 0 0

[7:0] VCO_BAND_DIV (R/W) -Time for Each VCO Calibration Decision.

図 152.

表 79. REG0026 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	VCO_BAND_DIV	VCO キャリブレーションの各デシジョンあたりの時間。VCO のキャ リブレーションのセクションで示した式で決まります。	0x0	R/W

アドレス: 0x27、リセット: 0x00、レジスタ名: REG0027

7	6	5	4	3	2	1	0	
0	0	0	0	0	0	0	0	
	_		_					

[7:0] SYNTH_LOCK_TIMEOUT[7:0] (R/W) Timeout for the Calibration DAC Settling Time During a VCO Calibration.

図 153.

表 80. REG0027 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	SYNTH_LOCK_TIMEOUT[7:0]	VCO のキャリブレーションにおけるキャリブレーション DAC のセト リング時間のタイムアウト。VCO のキャリブレーションのセクション で示した式で決まります。	0x0	R/W

アドレス: 0x28、リセット: 0x00、レジスタ名: REG0028

	7	6	5	4	3	2	1	0	_
	0	0	0	0	0	0	0	0	1
	Y				Т				
[/] 0_VC0_DB(R/W) -					_				

- [6:0] SYNTH_LOCK_TIMEOUT[14:8] (R/W)

Enables Double Buffering for the M_VCO_CORE, M_VCO_BAND, and M_VCO_BIAS Bit Fields.

Timeout for the Calibration DAC Settling Time During a VCO Calibration.

図 154.

表 81. REG0028 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	O_VCO_DB	M_VCO_CORE、M_VCO_BAND、M_VCO_BIAS の各ビット・ フィールドのダブル・バッファをイネーブル。 0:ディスエーブル。 1:イネーブル。	0x0	R/W

衣 81. KEGUU28 のヒットの説明(続き	돈)	
--------------------------	----	--

ビット	ビット名	説明	リセット	アクセス
[6:0]	SYNTH_LOCK_TIMEOUT[14:8]	VCO のキャリブレーションにおけるキャリブレーション DAC のセト リング時間のタイムアウト。VCO のキャリブレーションのセクション で示した式で決まります。	0x0	R/W

アドレス: 0x29、リセット: 0x00、レジスタ名: REG0029

	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	0
[7:0] VCO_ALC_TIMEOUT[7:0] (R/W)								

Timeout for Automatic Level Control (ALC) Algorithm During VCO Calibration.

図 155.

表 82. REG0029 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	VCO_ALC_TIMEOUT[7:0]	VCO のキャリブレーションにおける自動レベル制御(ALC)アルゴリ ズムのタイムアウト。VCO のキャリブレーションのセクションで示し た式で決まります。	0x0	R/W

アドレス:0x2A、リセット:0x00、レジスタ名:REG002A

 7
 6
 5
 4
 3
 2
 1
 0

 0
 0
 0
 0
 0
 0
 0
 0
 0
 [7] DEL_CTRL_DB (R/W) Enables Double Buffering for the R_DEL, N_DEL, INV_CLKOUT, BLEED_I (Bits [9:0]), and BLEED_POL Bit Fields.

[6:0] VCO_ALC_TIMEOUT[14:8] (R/W) Timeout for Automatic Level Control (ALC) Algorithm During VCO Calibration

表 83. REG002A のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	DEL_CTRL_DB	R_DEL、N_DEL、INV_CLKOUT、BLEED_I(ビット[9:0])、 BLEED_POLの各ビット・フィールドのダブル・バッファをイネーブ ル。 0:ディスエーブル。 1:イネーブル。	0x0	R/W
[6:0]	VCO_ALC_TIMEOUT[14:8]	VCO のキャリブレーションにおける自動レベル制御(ALC)アルゴリ ズムのタイムアウト。VCO のキャリブレーションのセクションで示し た式で決まります。	0x0	R/W

図 156.

アドレス: 0x2B、リセット: 0x00、レジスタ名: REG002B



図 157.

表 84. REG002B のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R02B_RSV1[7:0]	予約済み。	0x0	R/W

アドレス:0x2C、リセット:0x00、レジスタ名:REG002C



図 158.

表 85. REG002C のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:5]	R02C_RSV3	予約済み。	0x0	R/W
4	R02C_RSV2	予約済み。	0x0	R/W
[3:0]	R02B_RSV1[11:8]	予約済み。	0x0	R/W

アドレス: 0x2D、リセット: 0x00、レジスタ名: REG002D

[7:0] ADC_CLK_DIV (R/W)

図 159.

表 86. REG002D のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	ADC_CLK_DIV	ADC クロック分周器。VCO のキャリブレーションのセクションで示 した式で決まります。	0x0	R/W

アドレス:0x2E、リセット:0x00、レジスタ名:REG002E



図 160.

表 84. REG002E のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	EN_ADC_CNV	ADC 変換のイネーブル。詳細については、温度センサーのセクションを参照し てください。	0x0	R/W
		0:ディスエーブル。		
		1:イネーブル。通常動作。		
6	R02E_RSV5	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
5	R02E_RSV4	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
4	R02E_RSV3	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
3	R02E_RSV2	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
2	R02E_RSV1	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
1	EN_ADC	ADC のイネーブル。詳細については、温度センサーのセクションを参照してく ださい。	0x0	R/W
		0 : ADC_ST_CNV ビット・フィールドへの書込み時のみ ADC 変換が可能。		
		1:イネーブル。通常動作。		

表 87. REG002E	のビッ	トの説明	(続き)
---------------	-----	------	------

ビット	ビット名	説明	リセット	アクセス
0	ADC_A_CONV	VCO キャリブレーション時の ADC 変換をイネーブル。 0:ADC_ST_CNV ビットへの書込み時のみ ADC 変換が可能。 1:イネーブル。通常動作。VCO のキャリブレーション開始時または ADC_ST_CNV ビットへの書込み時に自動的に ADC 変換を開始。	0x0	R/W

アドレス:0x2F、リセット:0x00、レジスタ名:REG002F



図 161.

表 88. REG002F のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	R02F_RSV5	予約済み。	0x0	R/W
6	R02F_RSV4	予約済み。	0x0	R/W
5	R02F_RSV3	予約済み。	0x0	R/W
4	R02F_RSV2	予約済み。	0x0	R/W
[3:2]	R02F_RSV1	予約済み。	0x0	R/W
[1:0]	DCLK_DIV1	VCO キャリブレーション分周器 1。 0:1分周。 1:2分周。 10:8分周。 11:32分周。	0x0	R/W

アドレス:0x30、リセット:0x00、レジスタ名:REG0030



図 162.

表 89. REG0030 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:6]	R030_RSV4	予約済み。	0x0	R/W
[5:4]	R030_RSV3	予約済み。	0x0	R/W
[3:2]	R030_RSV2	予約済み。	0x0	R/W
[1:0]	R030_RSV1	予約済み。	0x0	R/W
アドレス:0x31、リセット:0x00、レジスタ名:REG0031



図 163.

表 90. REG0031 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	R031_RSV6	予約済み。	0x0	R/W
6	R031_RSV5	予約済み。	0x0	R/W
5	R031_RSV4	予約済み。	0x0	R/W
4	R031_RSV3	予約済み。	0x0	R/W
3	R031_RSV2	予約済み。	0x0	R/W
[2:0]	R031_RSV1	予約済み。	0x0	R/W

アドレス:0x32、リセット:0x00、レジスタ名:REG0032



図 164.

表 91. REG0032 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	R032_RSV5	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
6	ADC_CLK_SEL	ADC クロック分周器に出力するクロック源を選択します。詳細につい C ては、図 75 を参照してください。 0:内部クロックを選択。通常動作。VCO キャリブレーションの間、 およびフル・パワー時のダイ温度測定の間に用いられます。 1:SCLK ピンを選択。温度センサーを用いた周囲ダイ温度測定。詳細 については、温度センサーのセクションを参照してください。		R/W
5	R032_RSV4	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
4	R032_RSV3	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
3	R032_RSV2	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
[2:0]	R032_RSV1	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W

アドレス:0x33、リセット:0x00、レジスタ名:REG0033



図 165.

表 92. REG0033 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	R033_RSV6	予約済み。	0x0	R/W
6	R033_RSV5	予約済み。	0x0	R/W
5	R033_RSV4	予約済み。	0x0	R/W
4	R033_RSV3	予約済み。	0x0	R/W
3	R033_RSV2	予約済み。	0x0	R/W
[2:0]	R033_RSV1	予約済み。	0x0	R/W

アドレス:0x34、リセット:0x00、レジスタ名:REG0034



図 166.

表 93. REG0034 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:6]	R034_RSV5	予約済み。	0x0	R/W
5	R034_RSV4	予約済み。	0x0	R/W
4	R034_RSV3	予約済み。	0x0	R/W
3	R034_RSV2	予約済み。	0x0	R/W
[2:0]	R034_RSV1	予約済み。	0x0	R/W

アドレス:0x35、リセット:0x00、レジスタ名:REG0035



図 167.

表 94. REG0035 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R035_RSV1	予約済み。	0x0	R/W

アドレス:0x36、リセット:0x00、レジスタ名:REG0036



図 168.

表 95. REG0036 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	R036_RSV3	予約済み。	0x0	R/W
[6:3]	R036_RSV2	予約済み。	0x0	R/W
[2:0]	R036_RSV1	予約済み。	0x0	R/W

アドレス:0x37、リセット:0x00、レジスタ名:REG0037



図 169.

表 96. REG0037 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	R037_RSV7	予約済み。	0x0	R/W
6	R037_RSV6	予約済み。	0x0	R/W
5	R037_RSV5	予約済み。	0x0	R/W
4	R037_RSV4	予約済み。	0x0	R/W
3	R037_RSV3	予約済み。	0x0	R/W
2	R037_RSV2	予約済み。	0x0	R/W
[1:0]	R037_RSV1	予約済み。	0x0	R/W

アドレス: 0x38、リセット: 0x00、レジスタ名: REG0038



図 170.

表 97. REG0038 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R038_RSV1	予約済み。	0x0	R

アドレス:0x39、リセット:0x00、レジスタ名:REG0039

7	6	5	4	3	2	1	0
0	0	0 0		0 0		0	0
			_				

[7:0] R039_RSV1 (R/W) -Reserved

図 171.

表 98. REG0039 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R039_RSV1	予約済み。	0x0	R/W

アドレス:0x3A、リセット:0x00、レジスタ名:REG003A

7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 0 0 0 [7:0] R03A_RSV1 (R/W)

図 172.

表 99. REG003A のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R03A_RSV1	予約済み。	0x0	R/W

アドレス:0x3B、リセット:0x00、レジスタ名:REG003B

	7	6	5	4	3	2	1	0	
	0	0	0	0	0	0	0	0	
	Ľ	╘							
[7:6] R03B_RSV2 (R/W)									- [5:0] R03B_RSV1 (R/W)
Reserved									Reserved

図 173.

表 100. REG003B のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:6]	R03B_RSV2	予約済み。	0x0	R/W
[5:0]	R03B_RSV1	予約済み。	0x0	R/W

アドレス:0x3C、リセット:0x00、レジスタ名:REG003C



図 174.

表 101. REG003C のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:5]	R03C_RSV2	予約済み。	0x0	R/W
[4:0]	R03C_RSV1	予約済み。	0x0	R/W

アドレス:0x3D、リセット:0x00、レジスタ名:REG003D



[0] R03D_RSV1 (R/W) Reserved [1] O_VCO_BIAS (R/W) Override VCO Bias with M_VCO_BIAS

図 175.

表 102. REG003D のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:4]	R03D_RSV2	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W
3	O_VCO_BAND	M_VCO_BAND で VCO 帯域をオーバーライド。 0 : VCO キャリブレーションのステート・マシンに基づく VCO 帯域 コード。 1 : M_VCO_BAND に基づく VCO 帯域コード。	0x0	R/W
2	O_VCO_CORE	M_VCO_CORE で VCO コアをオーバーライド。詳細については、 VCO のキャリブレーションのセクションを参照してください。 0 : VCO キャリブレーションのステート・マシンに基づく VCO コア の設定。 1 : M_VCO_CORE に基づく VCO コアの設定。	0x0	R/W
1	O_VCO_BIAS	M_VCO_BIAS で VCO バイアスをオーバーライド。詳細については、 VCO のキャリブレーションのセクションを参照してください。 0 : VCO キャリブレーションのステート・マシンに基づく VCO バイ アスの設定。 1 : M_VCO_BIAS に基づく VCO バイアスの設定。	0x0	R/W
0	R03D_RSV1	予約済み。表 44 に必要な予約済みレジスタ設定が示されています。	0x0	R/W

アドレス:0x3E、リセット:0x00、レジスタ名:REG003E



図 176.

表 103. REG003E のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	R03E_RSV8	予約済み。	0x0	R/W
6	R03E_RSV7	予約済み。	0x0	R/W
5	R03E_RSV6	予約済み。	0x0	R/W
4	R03E_RSV5	予約済み。	0x0	R/W
3	R03E_RSV4	予約済み。	0x0	R/W
2	R03E_RSV3	予約済み。	0x0	R/W
1	R03E_RSV2	予約済み。	0x0	R/W
0	R03E_RSV1	予約済み。	0x0	R/W

アドレス:0x3F、リセット:0x00、レジスタ名:REG003F

7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 0 0

[7:0] R03F_RSV1 (R/W) Reserved

図 177.

表 104. REG003F のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R03F_RSV1	予約済み。	0x0	R/W

アドレス:0x40、リセット:0x00、レジスタ名:REG0040

	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	0
	Ľ							
[7:0] R040_RSV1 (R/W)					J			
Reserved								

図 178.

表 105. REG0040 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R040_RSV1	予約済み。	0x0	R/W

アドレス:0x41、リセット:0x00、レジスタ名:REG0041



図 179.

表 106. REG0041 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:4]	R041_RSV2	予約済み。	0x0	R/W
[3:0]	R041_RSV1	予約済み。	0x0	R/W

アドレス:0x42、リセット:0x00、レジスタ名:REG0042



図 180.

表 107. REG0042 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	R042_RSV5	予約済み。	0x0	R/W
6	PD_SR_MON	SYSREF セットアップ/ホールド・モニタのパワーダウン。 0 : アクティブ。通常動作。 1 : パワーダウン・モード。	0x0	R/W

の説明		

表 107. REG0042 のビットの説明(続き)

ビット	ビット名	説明	リセット	アクセス
5	SR_SEL	リファレンス入力バッファの選択。 0:CML/LVPECL 入力バッファ。 1:LVDS 入力バッファ。	0x0	R/W
4	RST_SR_MON	セットアップ/ホールド・モニタの出力ラッチのクリア。このビット はセルフクリアされません 0:リセット無効。通常動作。 1:リセット有効。	0x0	R/W
[3:0]	R042_RSV1	予約済み。	0x0	R/W

アドレス:0x43、リセット:0x00、レジスタ名:REG0043

 7
 6
 5
 4
 3
 2
 1
 0

 0
 0
 0
 0
 0
 0
 0
 0

[7] INV_SR (R/W) [6:0] SR_DEL (R/W) Invert the SYSREF Retiming Edge. SYSREF Output Delay.

図 181.

表 108. REG0043 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	INV_SR	SYSREF リタイミング・エッジの反転。SYSREF 出力をクロック出 カ周期の 1/2 だけ遅延します。 1 : 非反転。 0 : 反転。	0x0	R/W
[6:0]	SR_DEL	SYSREF 出力遅延。SYSREF 出力を遅延させます。	0x0	R/W

アドレス:0x44、リセット:0x00、レジスタ名:REG0044



図 182.

表 109. REG0044 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	R044_RSV5	予約済み。	0x0	R/W
[6:4]	R044_RSV4	予約済み。	0x0	R/W
3	R044_RSV3	予約済み。	0x0	R/W
2	R044_RSV2	予約済み。	0x0	R/W
[1:0]	R044_RSV1	予約済み。	0x0	R/W

アドレス:0x45、リセット:0x00、レジスタ名:REG0045

詳細については、温度センサーのセクションを参照してください。



図 183.

表 110. REG0045 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:1]	RESERVED	予約済み。	0x0	R
0	ADC_ST_CNV	このビットに書込みを行うと、ADC 変換が開始します。	0x0	R/W

アドレス:0x46、リセット:0x00、レジスタ名:REG0046

	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	0
	Γ				_			
1 (R) -					J			

図 184.

表 111. REG0046 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R046_RSV1[7:0]	予約済み。	0x0	R

アドレス: 0x47、リセット: 0x00、レジスタ名: REG0047

	7	6	5	4	3	2	1	0	
	0	0	0	0	0	0	0	0	
				_	_				
7:01 R046 RSV1[15:8] (R)									
Reserved									

図 185.

表 112. REG0047 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R046_RSV1[15:8]	予約済み。	0x0	R

アドレス:0x48、リセット:0x00、レジスタ名:REG0048

図 186.

表 113. REG0048 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R046_RSV1[23:16]	予約済み。	0x0	R

202		00	\mathbf{m}	n
alla	IUU.			10
	- 3			

アドレス:0x49、リセット:0x00、レジスタ名:REG0049



図 187.

表 114. REG0049 のビットの説明

ビット	ビット名	説明	リセット	アクセス
7	EN_SYS	ENSR 入力ピンのロジック状態。詳細については、図 80 を参照してください。	0x0	R
6	EN_CLK1	ENCLK入力ピンのロジック状態。詳細については、図 79 を参照してください。	0x0	R
5	SR_OK	1 = SYSREF 入力がセットアップ時間とホールド時間の条件を満たします。	0x0	R
4	R049_RSV1	予約済み。	0x0	R
3	REF_OK	1= リファレンス入力の振幅がリファレンス・ピーク検出器の閾値を超えていま す。	0x0	R
2	ADC_BUSY	1 = ADC 変換が進行中。詳細については、VCO のキャリブレーションのセク ションおよび温度センサーのセクションを参照してください。	0x0	R
1	FSM_BUSY	1 = VCO キャリブレーションが進行中。	0x0	R
0	LOCKED	ロック検出器の出力。	0x0	R

アドレス:0x4A、リセット:0x00、レジスタ名:REG004A

[7:0] R04A_RSV1 (R)

図 188.

表 115. REG004A のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R04A_RSV1	予約済み。	0x0	R

アドレス:0x4B、リセット:0x00、レジスタ名:REG004B



図 189.

表 116. REG004B のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:2]	RESERVED	予約済み。	0x0	R
[1:0]	VCO_CORE	VCO コアのリードバック。詳細については、VCO のキャリブレー ションのセクションを参照してください。	0x0	R

アドレス:0x4C、リセット:0x00、レジスタ名:REG004C

7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 0

[7:0] CHIP_TEMP[7:0] (R) Temperature Measured by the ADC.

図 190.

表 117. REG004C のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	CHIP_TEMP[7:0]	ADC が測定した温度。CHIP_TEMP[8]は符号ビットで、0 = 正、1 = 負です。CHIP_TEMP[7:0] = 大きさ。	0x0	R

アドレス:0x4D、リセット:0x00、レジスタ名:REG004D

	7	6	5	4	3	2	1	0	
	0	0	0	0	0	0	0	0	
[7:1] RESERVED				<u> </u>				L	- [0] CHIP_TEMP[8] (R) Temperature Measured by the ADC

図 191.

表 118. REG004D のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:1]	RESERVED	予約済み。	0x0	R
0	CHIP_TEMP[8]	ADC が測定した温度。CHIP_TEMP[8]は符号ビットで、0 = 正、1 = 負です。CHIP_TEMP[7:0] = 大きさ。	0x0	R

アドレス:0x4E、リセット:0x00、レジスタ名:REG004E



図 192.

表 119. REG004E のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R04E_RSV1	予約済み。	0x0	R

アドレス: 0x4F、リセット: 0x00、レジスタ名: REG004F



図 193.

表 120. REG004F のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	VCO_BAND	VCO 帯域のリードバック。詳細については、VCO のキャリブレー ションのセクションを参照してください。	0x0	R

アドレス:0x50、リセット:0x00、レジスタ名:REG0050

	7	6	5	4	3	2	1	0	
	0	0	0	0	0	0	0	0	
				_					
[7:0] R050_RSV1 (R) -									
Reserved									

図 194.

表 121. REG0050 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	R050_RSV1	予約済み。	0x0	R

アドレス:0x51、リセット:0x00、レジスタ名:REG0051

	7	6	5	4	3	2	1	0	
	0	0	0	0	0	0	0	0	
[7:4] RESERVED			J	_				_	- [3:0] VCO_BIAS (R) VCO Bias Readback

図 195.

表 122. REG0051 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:4]	RESERVED	予約済み。	0x0	R
[3:0]	VCO_BIAS	VCO バイアスのリードバック。詳細については、VCO のキャリブ レーションのセクションを参照してください。	0x0	R

アドレス: 0x52、リセット: 0x00、レジスタ名: REG0052

	7	6	5	4	3	2	1	0	-
	0	0	0	0	0	0	0	0	
[7:4] RESERVED ·									- [3:0] R052_RSV1 (R) Reserved

図 196.

表 123. REG0052 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:4]	RESERVED	予約済み。	0x0	R
[3:0]	R052_RSV1	予約済み。	0x0	R

アドレス:0x53、リセット:0x00、レジスタ名:REG0053





表 124. REG0053 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:3]	RESERVED	予約済み。	0x0	R
[2:1]	R053_RSV2	予約済み。	0x0	R
0	R053_RSV1	予約済み。	0x0	R

アドレス:0x54、リセット:0x00、レジスタ名:REG0054

[7:0] VERSION (R) Die Revision Code

図 198.

表 125. REG0054 のビットの説明

ビット	ビット名	説明	リセット	アクセス
[7:0]	VERSION	ダイのリビジョン・コード。	0x0	R

外形寸法



図 199. 48 端子のランド・グリッド・アレイ [LGA] CC-48-6 単位:mm

更新: 2023年11月20日

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Packing Quantity	Package Option
ADF4378BCCZ	-40°C to +105°C	LGA/CASON/CH ARRY SO NO LD	Tray, 260	CC-48-6
ADF4378BCCZ-RL7	-40°C to +105°C	LGA/CASON/CH ARRY SO NO LD	Reel, 500	CC-48-6

¹Z=RoHS 準拠製品。

評価用ボード

Model ¹	Description
EV-ADF4378SD1Z	Evaluation Board

¹Z=RoHS 準拠製品。

