

デュアルフラッシュのピンエレクトロニクス/ スーパーポルテージスイッチマトリックス

MAX9960

概要

デュアルフラッシュのピンエレクトロニクス/スーパーポルテージスイッチマトリックスのMAX9960は、フラッシュメモリやSOC ATEシステム(図1)において2つの各ピンにシステムリソースを接続するのに一般に必要なほとんどのリレーとスイッチに置き換わります。この製品は、ピンエレクトロニクス(PE)、2つのパラメータ測定ユニット(PMU)やその他のケルビンアナログリソース、およびフラッシュメモリプログラミングスーパーポルテージ(FV_{HH})の最大4つの独立したソースを選択するチャネル当たり7個のスイッチを備えています。印加および検出PMUスイッチは個別に制御されるため、これらのスイッチを使ってPMUやケルビンリソースの代りに2つの非ケルビンリソースを接続することができます。各MAX9960は、完全独立制御の7つのスイッチのチャネル一式を2つ内蔵しています。

MAX9960は、標準ピンエレクトロニクスICに互換性のある電圧範囲にわたって、600MHzの広帯域幅、 3Ω の低直列抵抗、および8pFの低シャント容量を備えた信号経路スイッチを内蔵しています。1倍または2倍を選択可能な利得付きの内蔵電圧倍増バッファがフラッシュスーパーポルテージを生成するため、6.5VのDACリファレンス入力はフラッシュメモリプログラミングレベル用に最大13Vを生成することができます。

FV_{HH} からPE_、またはPE_から FV_{HH} に切り替わる際、被測定素子(DUT_)の電圧は単調に変化します。PE_入力と FV_{HH} 入力の間のスイッチング遷移は、通常350ns未満(typ)です。

MAX9960は、0°C～+70°Cの民生用温度範囲で動作し、48ピン薄型QFNパッケージ(7mm x 7mm x 0.80mm)で提供され、放熱用エクスポートドパッドが下部に装着されています。

アプリケーション

フラッシュメモリ自動試験装置

SOC自動試験装置

特長

- ◆ デュアルスーパーポルテージスイッチアレイ
- ◆ 3Ω 、8pF、600MHz帯域幅のピンエレクトロニクス経路
- ◆ 13Vフラッシュプログラミング経路
- ◆ 1倍および2倍を選択可能な利得を内蔵
- ◆ 2つのケルビンPMU経路
- ◆ 高速スイッチング：350ns(typ)
- ◆ PE_と FV_{HH} の間の切替え時における単調なスルーレート


型番

PART	TEMP RANGE	PIN-PACKAGE*	PKG CODE
MAX9960BCTM	0°C to +70°C	48 Thin QFN-EP** (7mm x 7mm x 0.8mm)	T4877-6

* このデータシートの最後のパッケージの項をご覧ください。

** EP = エクスポートドパッド

ピン配置



デュアルフラッシュのピンエレクトロニクス/ スーパーボルテージスイッチマトリックス

ABSOLUTE MAXIMUM RATINGS

V+ to GND	-0.3V to +26V
V _{DD} to GND	-0.3V to +16.5V
V _{SS} to GND	-6.5V to +0.3V
V _L to GND	-0.3V to +6V
V+ to V _{SS}	+32V
Digital Inputs	(GND - 0.3V) to (V _L + 0.3V)
FVHHIN __	(the higher of -4V and (V _{SS} - 0.3V)) to (the lower of +10V and (V _{DD} + 0.3V))
All Other Pins	(V _{SS} - 0.3V) to (V _{DD} + 0.3V)
Continuous Current, PE __	±120mA
Continuous Current, PMUS __	±10mA
Continuous Current, PMUFA __ + PMUFB __ + (FVHH __ Path)	±45mA

Peak Current (100ns), PE __	±300mA
Peak Current (100ns), PMUS __	±20mA
Peak Current (100ns), PMUFA __ + PMUFB __ + (FVHH __ Path)	±70mA
Package Continuous Power Dissipation (T _A = +70°C) 48-Pin QFN-EP, on Single-Layer Board (derate 27.8mW/°C above +70°C)	2222mW
48-Pin QFN-EP, on Multilayer Board (derate 40.0mW/°C above +70°C)	3200mW
Operating Temperature Range	0°C to +70°C
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering 10s)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V₊ = +24V, V_{DD} = +15V, V_{SS} = -5V, V_L = +3.3V, T_A = +25°C, unless otherwise noted. Specifications at T_A = 0°C and T_A = +70°C are guaranteed by design and characterization. Typical values are at T_A = +25°C, unless otherwise noted.) (Figure 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DC CHARACTERISTICS						
PE__ PATH						
On-Resistance	R _{ON}	V _{DUT__} = +2.5V, I _{SW} = -40mA to +40mA, T _A = 0°C to +30°C (Note 1)	2.5	3.0	3.5	Ω
		V _{DUT__} = +2.5V, I _{SW} = -40mA to +40mA, T _A = +30°C to +70°C (Note 1)	2.5	4.2		
On-Resistance Flatness	R _{FLAT(ON)}	V _{DUT__} = 0 to +5V (Note 1)	-0.6	+0.6		Ω
Ch1 to Ch2 Resistance Match	R _{MATCH}	V _{DUT__} = +2.5V, I _{SW} = -40mA to +40mA	-0.5	+0.5		Ω
Signal Voltage Range	V _{PE}		-3.5	+8.0		V
Operating DC Current Range	I _{SW}		-40	+40		mA
FVHH__ PATH						
On-Resistance	R _{ON}	FVHH __ = -1.5V to (V _{DD} - 1.5V), I _{HH__} = -10mA to +10mA (Notes 1, 2)	32	100		Ω
Operating Voltage Range	FVHH __		-1.5	V _{DD} - 1.5		V
Operating DC Current Range	I _{SW}		-10	+10		mA
FORCE PATHS						
On-Resistance	R _{ON}	V _{PMUF__} = -4.25V to +14.5V, I _{PMUF__} = -25mA to +25mA (Note 1)		70		Ω
Operating Voltage Range	V _{PMUF}		-4.25	+14.5		V
Operating DC Current Range	I _{SW}		-25	+25		mA
SENSE PATHS						
On-Resistance	R _{ON}	V _{PMUS__} = -4.25V to +14.5V, I _{PMUS__} = -1mA to +1mA (Note 1)		1250		Ω

デュアルフラッシュのピンエレクトロニクス/ スーパーボルテージスイッチマトリックス

MAX9960

ELECTRICAL CHARACTERISTICS (continued)

($V_+ = +24V$, $V_{DD} = +15V$, $V_{SS} = -5V$, $V_L = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted. Specifications at $T_A = 0^\circ C$ and $T_A = +70^\circ C$ are guaranteed by design and characterization. Typical values are at $T_A = +25^\circ C$, unless otherwise noted.) (Figure 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Operating Voltage Range	V_{PMUS}		-4.25		+14.5	V
Operating DC Current Range	I_{SW}		-1		+1	mA
FV_{HH} BUFFERS						
DC Output Current	I_{ODC}	$FV_{HH} = -1.5V$ to $(V_{DD} - 1.5V)$	10			mA
Current Limit	I_{LIM}	DUT_sourcing current	+15		+25	mA
		DUT_sinking current	-25		-15	
Operating Voltage Range	FV_{HH}	$FV_{HHRF} = 0$ (Note 2)	-1.5		$V_{DD} - 1.5V$	V
Linearity Error	$L_{ER_FV_{HH}}$	$FV_{HHRF} = 0$; no load; relative to 2-point line between $V_{DUT} = 0$ and $+13V$; measured at $V_{DUT} = +3.25V$, $+6.5V$, and $+9.75V$	-2		+2	mV
Gain	GF_{VHH}	$FV_{HHRF} = 0$, no load, $V_{DUT} = 0$ to $+13V$ (Note 3)	1.98	2.00	2.02	V/V
Output Offset	$V_{OS_FV_{HH}}$	$FV_{HHRF} = 0$, $V_{DUT} = +12V$, no load	-50		+50	mV
Output Offset Temperature Coefficient	T_{C_VOS}	$V_{DUT} = 0$ to $+13V$, $FV_{HHRF} = 0$, $T_{CASE} = +30^\circ C$ to $+50^\circ C$			± 0.2	$mV/\text{ }^\circ C$
Input Bias Current	IF_{VHH}	$FV_{HHRF} = -1.5V$ to $+7.5V$, $FV_{HHRF} = \text{open}$	-25		+25	μA
Gain Resistor Ground	FV_{HHRF}	(Note 4)	-1.5		+0.5	V
Gain Resistor Current	I_{VHHRF}	Measured with $FV_{HHRF} = +5V$, $FV_{HHRF} = 0$			0.4	mA
LEAKAGE (Notes 5, 6)						
DUT_ Leakage, Disabled	I_{LEAK_OFF}	Switches S1, S2, S6, S7 open; $V_{DUT} = -4.25V$ to $+14.5V$	-1		+1	nA
PE_ Leakage	I_{LEAK_PE}	S1 closed; S2, S6, S7 open; $V_{DUT} = -3.5V$ to $+8V$	-1		+1	nA
PMUA_ Path Leakage, Enabled	$I_{LEAK_PMU_A_ON}$	S2, S4, S6 closed; S1, S3, S5, S7 open; $V_{DUT} = -4.25V$ to $+14.5V$	-1		+1	nA
PMUB_ Path Leakage, Enabled	$I_{LEAK_PMU_B_ON}$	S2, S5, S7 closed; S1, S3, S4, S6 open; $V_{DUT} = -4.25V$ to $+14.5V$	-1		+1	nA
PMUA_ Path Leakage, Disabled	$I_{LEAK_PMU_A_OFF}$	S4, S6 open; $V_{PMUFA} = -4.25V$ to $+14.5V$; measured at PMUFA_ with PMUSA_ externally connected to PMUFA_	-1		+1	nA
PMUB_ Path Leakage, Disabled	$I_{LEAK_PMU_B_OFF}$	S5, S7 open; $V_{PMUFB} = -4.25V$ to $+14.5V$; measured at PMUFB_ with PMUSB_ externally connected to PMUFB_	-1		+1	nA
DIGITAL INPUTS (PMUF_EN_, PMUS_EN_, PE/FV_{HH}EN_, PE/FV_{HH}SEL_)						
Input High Voltage	V_{IH}			+2.3		V
Input Low Voltage	V_{IL}				+0.4	V

デュアルフラッシュのピンエレクトロニクス/ スーパーボルテージスイッチマトリックス

ELECTRICAL CHARACTERISTICS (continued)

($V_+ = +24V$, $V_{DD} = +15V$, $V_{SS} = -5V$, $V_L = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted. Specifications at $T_A = 0^\circ C$ and $T_A = +70^\circ C$ are guaranteed by design and characterization. Typical values are at $T_A = +25^\circ C$, unless otherwise noted.) (Figure 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Input Voltage Range	V_{IN}		-0.2		V_L	V
Input Current	I_{IH}, I_{IL}	$V_{IN} = -0.2V$ to V_L	-10		+10	μA
POWER SUPPLIES						
Positive Supply	V_{DD}		14.5	15	16.0	V
Negative Supply	V_{SS}		-6.00	-5	-4.25	V
High Voltage Supply	V_+	(Note 1)	23	24	25	V
Logic Supply	V_L		3.0	3.3	3.6	V
Quiescent Positive Supply Current	$\Sigma (I_{DD}, I_+)$	$V_+ = +24V$, $V_{DD} = +15V$, $V_{SS} = -5V$, $V_L = +3.3V$, $FV_{HHIN_} = +6.5V$, $FV_{HHREF_} = 0$, all digital inputs = +2.3V, no loads		10		mA
Quiescent Negative Supply Current	I_{SS}	$V_+ = +24V$, $V_{DD} = +15V$, $V_{SS} = -5V$, $V_L = +3.3V$, $FV_{HHIN_} = +6.5V$, $FV_{HHREF_} = 0$, all digital inputs = +2.3V, no loads		8.5		mA
Quiescent Logic Supply Current	I_{VL}	$V_+ = +24V$, $V_{DD} = +15V$, $V_{SS} = -5V$, $V_L = +3.3V$, $FV_{HHIN_} = +6.5V$, $FV_{HHREF_} = 0$, all digital inputs = +2.3V, no loads		2		mA
Quiescent Power Dissipation	P_{DQ}	$V_+ = +24V$, $V_{DD} = +15V$, $V_{SS} = -5V$, $V_L = +3.3V$, $FV_{HHIN_} = +6.5V$, $FV_{HHREF_} = 0$, all digital inputs = +2.3V, no loads		200		mW

AC CHARACTERISTICS

SWITCHING TIMES BETWEEN PE_ AND FV_{HH}_ PATHS (Note 7) (Figure 3)

Switch PE_ to FV _{HH} _	t_{ON_FVHH}	+5V to +7V transition	275	425	ns
		0 to +13V transition	350	500	
FV _{HH} _ Settling Time	t_{S_FVHH}	Settling to within larger of 1% step voltage or 50mV of final value	500		ns
Switch FV _{HH} _ to PE_	t_{ON_PE}		300	425	ns
PE_ Settling Time	t_{S_PE}	Settling to within larger of 1% step voltage or 50mV of final value	500		ns
PE_ to FV _{HH} _ Overshoot/Undershoot			± 100		mV
PE_ to FV _{HH} _ Preshoot			± 150		mV
Minimum Switching Slew Rate	SR_{MIN}	Over 20% to 80% region	± 10		$V/\mu s$

SWITCHING TIMES, SAME PATH (Note 8) (Figure 2)

PE_ Switch On-Time	t_{ON_1}	$V_{PE_} = +5V$ from 47Ω source	150	ns
FV _{HH} _ Switch On-Time	$t_{ON_2,3}$	$FV_{HHIN_} = +2.5V$, $FV_{HHREF_} = 0$	350	ns

デュアルフラッシュのピンエレクトロニクス/ スーパーボルテージスイッチマトリックス

MAX9960

ELECTRICAL CHARACTERISTICS (continued)

($V_+ = +24V$, $V_{DD} = +15V$, $V_{SS} = -5V$, $V_L = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted. Specifications at $T_A = 0^\circ C$ and $T_A = +70^\circ C$ are guaranteed by design and characterization. Typical values are at $T_A = +25^\circ C$, unless otherwise noted.) (Figure 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
PMUF__ Switch On-Time	$t_{ON_2,4}$ $t_{ON_2,5}$	$V_{PMUF_} = +5V$		150		ns
PMUS__ Switch On-Time	t_{ON_6} t_{ON_7}	$V_{PMUS_} = +5V$		300		ns
PE__, FVHH__, PMUF__, PMUS__ – Switch Off-Times	t_{OFF}			700		ns
CAPACITANCE AND BANDWIDTH (Note 5)						
Capacitance, All Paths Disconnected	C_{DUT_OFF}	All switches disconnected, for frequencies greater than 2MHz (Note 9)		20		pF
Capacitance, PE_Path Connected (Note 9)	C_{DUT_PE}	Switch S1 closed, all others open, for frequencies greater than 2MHz		8		pF
		Switch S1 closed, all others open, for frequencies less than 1kHz		50		
Unit-to-Unit Variation, PE_Path Connected	ΔC_{DUT_PE}	Switch S1 closed, all others open, for frequencies greater than 2MHz (Note 9)		± 2		pF
Capacitance, PMUFA_and PMUSA_Path Connected	C_{DUT_PMUA}	S2, S4, and S6 closed; all others open (Note 9)		35		pF
Capacitance, PMUFB_and PMUSB_Path Connected	C_{DUT_PMUB}	S2, S5, and S7 closed; all others open (Note 9)		35		pF
Capacitance, PMUFA_Path Disconnected	C_{PMUFA_OFF}	S4 open, measured at PMUFA_ (Note 9)		10		pF
Capacitance, PMUFB_Path Disconnected	C_{PMUFB_OFF}	S5 open, measured at PMUFB_ (Note 9)		10		pF
Capacitance, PMUSA_Path Connected	C_{PMUSA_ON}	S6 closed, all others open, measured at PMUSA_ (Note 9)		10		pF
Capacitance, PMUSB_Path Connected	C_{PMUSB_ON}	S7 closed, all others open, measured at PMUSB_ (Note 9)		10		pF
Capacitance, PMUSA_Path Disconnected	C_{PMUSA_OFF}	S6 open, measured at PMUSA_ (Note 9)		5		pF
Capacitance, PMUSB_Path Disconnected	C_{PMUSB_OFF}	S7 open, measured at PMUSB_ (Note 9)		5		pF
PE_Signal Bandwidth	f_{3DB}	Only PE_path enabled (Note 10)		600		MHz
FVHH_BUFFER						
Slew Rate	SR_{FVHH}	$FV_{HHREF_} = 0$, (gain = 2), $FV_{HHIN_}$ stepped from 0 to +5V and +5V to 0		± 5		V/μs
Settling	t_S	$C_{DUT_} = 200\text{pF}$ to within 0.1% of step voltage, after $FV_{HHIN_}$ changes		25		μs
		$C_{DUT_} = 4000\text{pF}$ to within 0.1% of step voltage, after $FV_{HHIN_}$ changes (Note 11)		50		

デュアルフラッシュのピンエレクトロニクス/ スーパーボルテージスイッチマトリックス




ELECTRICAL CHARACTERISTICS (continued)

($V_+ = +24V$, $V_{DD} = +15V$, $V_{SS} = -5V$, $V_L = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted. Specifications at $T_A = 0^\circ C$ and $T_A = +70^\circ C$ are guaranteed by design and characterization. Typical values are at $T_A = +25^\circ C$, unless otherwise noted.) (Figure 1)

- Note 1:** V_+ should be at least 8V above V_{DD} to guarantee specified path resistance values.
- Note 2:** When the $FV_{HH_}$ buffer is configured for a gain of +1 ($FV_{HHREF_}$ open), the output voltage range is limited to -1.5V to +7.5V.
- Note 3:** $FV_{HH_}$ buffer gain is typically +1, when $FV_{HHREF_}$ is open.
- Note 4:** $FV_{HHREF_}$ is tested by repeating the $FV_{HH_}$ path resistance tests over the variation of $FV_{HHREF_}$. For each value of $FV_{HHREF_}$, $FV_{HHIN_}$ is adjusted to $FV_{HHIN_} = (FV_{HH_} + FV_{HHREF_}) / 2$.
- Note 5:** All measurements taken at DUT_{_}, except where noted.
- Note 6:** These specifications are guaranteed by design and characterization. In addition, these specifications will be production tested with min/max test limits of $\pm 10nA$.
- Note 7:** Voltage source driving PE_{_} has 47Ω source resistance. PE_{_} = 0 to +5.0V, $FV_{HH_} = +7$ to +13V. Measured from 50% point of input logic to 90% of analog swing.
- Note 8:** All unused switches open, unless otherwise noted. Measured from 50% point of input logic to 90% of analog swing.
- Note 9:** Unless otherwise noted, measured at DUT_{_}. No external connections to any of the switched analog pins—PE_{_}, DUT_{_}, PMUFA_{_}, PMUFB_{_}, PMUSA_{_}, or PMUSB_{_}—except as needed to make measurement.
- Note 10:** $Z_{DUT_} = 50\Omega$; equivalent bandwidth calculated from measured DUT_{_} rise and fall time with PE_{_} stimulated by a 3V step with 1ns 10% to 90% rise/fall time.
- Note 11:** The maximum load for FV_{HH} buffer is 4000pF.

標準動作特性

($V_+ = +24V$, $V_{DD} = +15V$, $V_{SS} = -5V$, $V_L = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted.)










デュアルフラッシュのピンエレクトロニクス/ スーパーボルテージスイッチマトリックス

標準動作特性(続き)

($V_+ = +24V$, $V_{DD} = +15V$, $V_{SS} = -5V$, $V_L = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted.)

MAX9960



デュアルフラッシュのピンエレクトロニクス/ スーパーポルテージスイッチマトリックス

端子説明

端子	名称	機能
1	PE/FV _{HH} SEL1	PE1またはFV _{HH} 1選択。PE1またはFV _{HH} 1のいずれかを選択してDUT1に接続します。PE1を選択するためにはローに強制し、FV _{HH} 1を選択するためにはハイに強制接続してください。
2, 11	GND	グランド
3, 10	V _L	ロジック電源。公称3.3V。
4, 9	V ₊	アナログ正ゲート駆動電源。公称24V。
5, 8, 20, 24, 27, 34, 37, 41	V _{SS}	アナログ負電源。公称-5V。
6, 22, 39	N.C.	接続なし。この端子には接続しないでください。
7, 30, 31	V _{DD}	アナログ正電源。公称15V。
12	PE/FV _{HH} SEL2	PE2またはFV _{HH} 2選択。PE2またはFV _{HH} 2のいずれかを選択してDUT2に接続します。PE2を選択するためにはローに強制し、FV _{HH} 2を選択するためにはハイに強制接続してください。
13	PE/FV _{HH} EN2	PE2およびFV _{HH} 2イネーブル。PE/FV _{HH} SEL2の決定にしたがって、DUT2へ接続するPE2とFV _{HH} 2をイネーブルします。信号経路をイネーブルするためにはローに強制し、信号経路をディセーブルするためにはハイに強制接続してください。
14	PMUFAEN2	PMUFA2イネーブル。PMUFA2からDUT2への接続を制御します。PMUFA2をDUT2に接続するためにはローに強制し、PMUFA2をDUT2から切断するためにはハイに強制接続してください。
15	PMUSAEN2	PMUSA2イネーブル。PMUSA2からDUT2への接続を制御します。PMUSA2をDUT2に接続するためにはローに強制し、PMUSA2をDUT2から切断するためにはハイに強制接続してください。
16	PMUFBEN2	PMUFB2イネーブル。PMUFB2からDUT2への接続を制御します。PMUFB2をDUT2に接続するためにはローに強制し、PMUFB2をDUT2から切断するためにはハイに強制接続してください。
17	PMUSBEN2	PMUSB2イネーブル。PMUSB2からDUT2への接続を制御します。PMUSB2をDUT2に接続するためにはローに強制し、PMUSB2をDUT2から切断するためにはハイに強制接続してください。
18	PMUSA2	チャネル2のAアナログ出力検出。チャネル2印加A経路のケルビンフィードバック出力。
19	PMUSB2	チャネル2のBアナログ出力検出。チャネル2印加B経路のケルビンフィードバック出力。
21	DUT2	チャネル2のアナログI/O。DUTに接続します。
23	PE2	チャネル2のアナログI/O。ピンエレクトロニクスI/Oに接続します。
25	PMUFA2	チャネル2のアナログ入力印加A。PMUなどの外部DCリソースに接続します。
26	PMUFB2	チャネル2のアナログ入力印加B。PMUなどの外部DCリソースに接続します。
28	FV _{HH} IN2	チャネル2のアナログスーパー・ポルテージ入力。FV _{HH} IN2に印加される電圧は、FV _{HH} REF2の決定にしたがって増幅されます(「ファンクションブロックダイアグラム」参照)。
29	FV _{HH} REF2	チャネル2のアナログ利得設定入力。FV _{HH} 2バッファの利得を設定します。
32	FV _{HH} REF1	チャネル1のアナログ利得設定入力。FV _{HH} 1バッファの利得を設定します。
33	FV _{HH} IN1	チャネル1のアナログスーパー・ポルテージ入力。FV _{HH} IN1に印加される電圧は、FV _{HH} REF1の決定にしたがって増幅されます(「ファンクションブロックダイアグラム」参照)。
35	PMUFB1	チャネル1のアナログ入力印加B。PMUなどの外部DCリソースに接続します。
36	PMUFA1	チャネル1のアナログ入力印加A。PMUなどの外部DCリソースに接続します。
38	PE1	チャネル1のアナログI/O。ピンエレクトロニクスI/Oに接続します。
40	DUT1	チャネル1のアナログI/O。DUTに接続します。
42	PMUSB1	チャネル1の検出Bアナログ出力。チャネル1印加B経路のケルビンフィードバック出力。
43	PMUSA1	チャネル1の検出Aアナログ出力。チャネル1印加A経路のケルビンフィードバック出力。

デュアルフラッシュのピンエレクトロニクス/ スーパーポルテージスイッチマトリックス

MAX9960

端子説明(続き)

端子	名称	機能
44	PMUSBEN1	PMUSB1イネーブル。PMUSB1のDUT1への接続を制御します。PMUSB1をDUT1に接続するためにはローに強制し、PMUSB1をDUT1から切断するためにはハイに強制してください。
45	PMUFBEN1	PMUFB1イネーブル。PMUFB1のDUT1への接続を制御します。PMUFB1をDUT1に接続するためにはローに強制し、PMUFB1をDUT1から切断するためにはハイに強制してください。
46	PMUSAEN1	PMUSA1イネーブル。PMUSA1のDUT1への接続を制御します。PMUSA1をDUT1に接続するためにはローに強制し、PMUSA1をDUT1から切断するためにはハイに強制してください。
47	PMUFAEN1	PMUFA1イネーブル。PMUFA1のDUT1への接続を制御します。PMUFA1をDUT1に接続するためにはローに強制し、PMUFA1をDUT1から切断するためにはハイに強制してください。
48	PE/FV _{HH} EN1	PE1およびFV _{HH} 1イネーブル。 $\overline{PE}/FV_{HH}SEL$ の決定にしたがって、DUT1へ接続するPE1とFV _{HH} 1をイネーブルします。信号経路をイネーブルするためにはローに強制し、信号経路をディセーブルするためにはハイに強制してください。
—	EP	放熱用エクスポートドパッド。内部でV _{SS} にバイアスされます。V _{SS} に接続するか、またはフローティングのままにしてください。




図1. ファンクションブロックダイアグラム

詳細

MAX9960は、2つのケルビンPMU経路、1つのPE経路、および標準PEデバイスを使用してフラッシュメモリの試験が可能な1つのフラッシュプログラミングスーパーポルテージ回路を備えたデュアルアナログスイッチマトリックスです。これは、リレーを使用することなくACとDCに対応可能な完全な機能ピンを構成することができます。

この信号経路スイッチは、標準ピンエレクトロニクスICに対応する電圧範囲にわたって600MHzの帯域幅、3Ωの直列抵抗、および8pFのシャント容量を備えています。1倍または2倍を選択可能な利得付きの電圧倍増バッファは、6.5V入力から13Vのフラッシュメモリプログラミングレベルを生成します。表1および2に示すように、デジタル入力PMUFAEN_、PMUSAEN_、PMUFBEN_、PMUSBEN_、PE/FV_{HH}EN_、およびPE/FV_{HH}SEL_を使ってスイッチを構成してください。

PE_経路とFV_{HH}_経路の間のスイッチング速度は350ns未満(typ)で(図3)、スイッチング期間中DUT_は単調に変化します。

FV_{HH}バッファ負荷容量

FV_{HH}バッファの最大負荷容量は4000pFです。この大きさの負荷容量は通常動作では考えられませんが、アプリケーションによっては、キャリブレーションを目的として高容量性のPMU経路にバッファを接続する必要があります。こうした状況下でも、MAX9960が損傷することはありません。

スーパーポルテージFV_{HH}バッファ利得

FV_{HH}バッファ利得は、FV_{HH}REF_を使用して選択することができます。FV_{HH}REF_をグランドに接続すると、

デュアルフラッシュのピンエレクトロニクス/ スーパーボルテージスイッチマトリックス

表1. スイッチ制御、可能なすべての組合せ

PMUFAEN_	PMUFBN_	PMUSAEN_	PMUSBEN_	PE/FVHHEN_	PE/FVHHSEL_	DUT_
0	X	X	X	X	X	PMUFA_ path connected
X	0	X	X	X	X	PMUFBN_ path connected
X	X	0	X	X	X	PMUSA_ path connected
X	X	X	0	X	X	PMUSB_ path connected
X	X	X	X	0	1	FVHH_ path connected
X	X	X	X	0	0	PE_ path connected
All other combinations						Every path is disconnected

表2. スイッチ制御、使用例

PMUFAEN_	PMUFBN_	PMUSAEN_	PMUSBEN_	PE/FVHHEN_	PE/FVHHSEL_	DUT_
1	1	1	1	0	0	PE_
1	1	1	1	0	1	FVHH_
0	1	0	1	1	X	PMUFA_ + PMUSA_
1	0	1	0	1	X	PMUFBN_ + PMUSB_
0	1	0	1	0	0	PE_ + PMUFA_ + PMUSA_
1	0	1	0	0	0	PE_ + PMUFBN_ + PMUSB_
0	1	0	1	0	1	FVHH_ + PMUFA_ + PMUSA_
1	0	1	0	0	1	FVHH_ + PMUFBN_ + PMUSB_
0	0	0	0	0	0	PE_ + PMUFA_ + PMUSA_ + PMUFBN_ + PMUSB_

バッファの利得は+2になります。FVHHREF_をフローティングのままにすると、バッファの利得は+1になります。

電源に関して

MAX9960は、通常、 $V_+ = +24V$ 、 $V_{DD} = +15V$ 、 $V_{SS} = -5V$ 、および $V_L = +3.3V$ の4つの電源電圧を必要とします。0.1 μF のバイパスコンデンサを各電源ピンの近くに接続し、電源が基板に入力される場所を大容量のコンデンサでバイパスしてください。MAX9960には、特別なパワーアップシーケンスは不要です。

チップ情報
TRANSISTOR COUNT: 2020
PROCESS: BiCMOS




図2. スイッチング時間試験回路

デュアルフラッシュのピンエレクトロニクス/ スーパーボルテージスイッチマトリックス

MAX9960




図3. PE_からFVHH_へとFVHH_からPE_への遷移およびセトリングタイミング

パッケージ

最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照ください。

マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16(ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは隨時予告なく回路及び仕様を変更する権利を留保します。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600

11

© 2004 Maxim Integrated Products, Inc. All rights reserved.

MAXIM is a registered trademark of Maxim Integrated Products.