

ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ

概要

パルス幅変調(PWM)コントローラのMAX8764は、高電圧のバッテリーから、ステップダウンして、ノートブックコンピュータ内の低電圧CPUコアまたはチップセット/RAM用電源に必要な高効率、優れた過渡応答、および高いDC電圧精度を提供します。

マキシムの独自技術のQuick-PWM™の高速応答、固定オン時間PWM制御方式は、容易に広い入出力比を処理し、負荷の過渡変化に対して、比較的一定のスイッチング周波数を維持して100nsの"瞬間オン" 応答動作をします。非常に大きい同期整流器MOSFETを駆動する能力によって、効率が高められます。信頼性の高い過負荷保護を確実にするための正確な電流検出は、同期整流器と直列にした外付けの電流検出用の抵抗器を使って行えます。別の方法として、最低限の電力消費で、それほど精度を必要としない電流検出に同期整流器自身を使用することができます。シャットダウン時の高い出力インピーダンスが負の出力電圧を排除して、出力に必要なショットキダイオードのコストを節約します。

1段構成の降圧(buck)変換によって、MAX8764が高電圧バッテリーから直接ステップダウンすることを可能とします。別の方法として、より高いスイッチング周波数による2段構成の変換(バッテリーの代わりに、5Vシステム電源をステップダウンする)は、最小の物理的な大きさを可能とします。

MAX8764は、最低1Vまでの、CPUコア、チップセット、DRAM、またはその他の低電圧電源用に設計されています。このデバイスは20ピンQSOPおよび薄型QFNパッケージで提供され、調整可能な過電圧および低電圧保護の両方を備えています。

正確な電流制限を行うデュアルのステップダウンPWMコントローラはMAX8743のデータシートを参照してください。シングル/デュアルPWMコントローラのMAX1714/MAX1715はMAX8764と類似ですが、電流検出抵抗器を使用しません。

アプリケーション

- ノートブックコンピュータ
- CPUコア電源
- 最低1Vまでのチップセット/RAM電源
- 1.8Vおよび2.5V電源

Quick-PWMはMaxim Integrated Products, Inc.の商標です。

ピン配置はデータシートの最後に記載されています。

特長


- ◆ 超高効率
- ◆ 正確な電流制限オプション
- ◆ Quick-PWMによる100nsの負荷ステップ応答
- ◆ 電源および負荷変動に対するV_{OUT}精度：1%
- ◆ 1.8V/2.5Vの固定または1V~5.5Vの可変出力範囲
- ◆ バッテリ入力電圧範囲：2V~28V
- ◆ スwitching周波数：200/300/450/600kHz
- ◆ 調整可能な過電圧保護
- ◆ 調整可能な低電圧保護
- ◆ 1.7msのデジタルソフトスタート
- ◆ 大きい同期整流器FETを駆動
- ◆ リファレンス出力：2V ±1%
- ◆ パワーグッドウィンドウコンパレータ

型番

PART	TEMP RANGE	PIN-PACKAGE
MAX8764EEP	-40°C to +85°C	20 QSOP
MAX8764EEP+	-40°C to +85°C	20 QSOP
MAX8764ETP	-40°C to +85°C	20 Thin QFN
MAX8764ETP+	-40°C to +85°C	20 Thin QFN

+は鉛フリーパッケージを示します。

最小動作回路



ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ

MAX8764

ABSOLUTE MAXIMUM RATINGS

V+ to GND	-0.3V to +28V	REF Short Circuit to GND	Continuous
VCC, VDD to GND	-0.3V to +6V	Continuous Power Dissipation (TA = +70°C)	
OUT, PGOOD, SHDN to GND	-0.3V to +6V	20-Pin QSOP (derate 9.1mW/°C above +70°C)	727mW
FB, ILIM, LATCH, OVP, REF, SKIP, TON, UVP to GND	-0.3V to (VCC + 0.3V)	20-Pin 5mm x 5mm Thin QFN (derate 20.0mW/°C above +70°C)	1.60W
BST to GND	-0.3V to +34V	Operating Temperature Range	-40°C to +85°C
CS to GND	-6V to +30V	Junction Temperature	+150°C
DL to GND	-0.3V to (VDD + 0.3V)	Storage Temperature Range	-65°C to +150°C
DH to LX	-0.3V to (BST + 0.3V)	Lead Temperature (soldering, 10s)	+300°C
LX to BST	-6V to +0.3V		

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(Circuit of Figure 1, V+ = 15V, VCC = VDD = 5V, SKIP = LATCH = GND, TA = 0°C to +85°C, unless otherwise noted. Typical values are at TA = +25°C.)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Input Voltage Range	Battery voltage, V+		2		28	V
	VCC, VDD		4.5		5.5	
Error Comparator Threshold (DC Output Voltage Accuracy) (Note 1)	V+ = 4.5V to 28V, SKIP = VCC	FB = OUT	0.99		1.01	V
		FB = GND	2.475	2.5	2.525	
		FB = VCC	1.782	1.8	1.818	
Load Regulation Error	ILOAD = 0 to 3A, SKIP = VCC			9		mV
Line Regulation Error	VCC = 4.5V to 5.5V, V+ = 4.5V to 28V			5		mV
FB Input Bias Current			-0.1		+0.1	μA
Output Adjustment Range			1.0		5.5	V
OUT Input Resistance	FB = GND		90	190	350	kΩ
	FB = VCC or adjustable feedback mode		70	145	270	
Soft-Start Ramp Time	Rising edge of SHDN to full current limit			1.7		ms
On-Time	V+ = 24V, VOUT = 2V (Note 2)	TON = GND (600kHz)	140	160	180	ns
		TON = REF (450kHz)	175	200	225	
		TON = unconnected (300kHz)	260	290	320	
		TON = VCC (200kHz)	380	425	470	
Minimum Off-Time	(Note 2)			400	500	ns
Quiescent Supply Current (VCC)	FB forced above the regulation point			550	800	μA
Quiescent Supply Current (VDD)	FB forced above the regulation point			<1	5	μA
Quiescent Supply Current (V+)				25	40	μA
Shutdown Supply Current (VCC)	SHDN = GND			<1	5	μA
Shutdown Supply Current (VDD)	SHDN = GND			<1	5	μA
Shutdown Supply Current (V+)	SHDN = GND, V+ = 28V, VCC = VDD = 0 or 5V			<1	5	μA
Reference Voltage	VCC = 4.5V to 5.5V, no external REF load		1.98	2.00	2.02	V
Reference Load Regulation	IREF = 0 to 50μA				0.01	V

ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ

MAX8764

ELECTRICAL CHARACTERISTICS (continued)

(Circuit of Figure 1, $V_+ = 15V$, $V_{CC} = V_{DD} = 5V$, $\overline{SKIP} = \overline{LATCH} = GND$, $T_A = 0^\circ C$ to $+85^\circ C$, unless otherwise noted. Typical values are at $T_A = +25^\circ C$.)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
REF Sink Current	REF in regulation	10			μA	
REF Fault Lockout Voltage	Falling edge, hysteresis = 40mV		1.6		V	
Overshoot Trip Threshold (Fixed-Threshold Mode)	With respect to error comparator threshold, no load OVP = GND, rising edge, hysteresis = 1%	12	14.5	17	%	
Overshoot Comparator Offset (Adjustable-Threshold Mode)	External feedback, measured at FB with respect to V_{OVP} , $1V < V_{OVP} < 1.8V$, rising edge, hysteresis = 1%	-30		+30	mV	
	Internal feedback, measured at OUT with respect to the nominal OUT regulation voltage, $1V < V_{OVP} < 1.8V$, rising edge, hysteresis = 1%	-3.5		+3.5	%	
OVP Input Leakage Current	$1V < V_{OVP} < 1.8V$	-100	0	+100	nA	
Overshoot Fault Propagation Delay	FB forced 2% above trip threshold		1.5		μs	
Output Undervoltage Protection Trip Threshold (Fixed-Threshold Mode)	With respect to error comparator threshold, $UVP = V_{CC}$	65	70	75	%	
Output Undervoltage Protection Trip Threshold (Adjustable-Threshold Mode)	External feedback, measured at FB with respect to V_{UVP} , $0.4V < V_{UVP} < 1V$	-40		+40	mV	
	Internal feedback, measured at OUT with respect to the nominal OUT regulation voltage, $0.4V < V_{UVP} < 1V$	-5		+5	%	
UVP Input Leakage Current	$0.4V < V_{UVP} < 1V$	-100	<1	+100	nA	
Output Undervoltage Protection Blanking Time	From rising edge of \overline{SHDN}	10		30	ms	
PGOOD Trip Threshold (Lower)	With respect to error comparator threshold, no load	-12.5	-10	-8.0	%	
PGOOD Trip Threshold (Upper)	With respect to error comparator threshold, no load	8.0	10	12.5	%	
PGOOD Propagation Delay	FB forced 2% beyond PGOOD trip threshold, falling		10		μs	
PGOOD Output Low Voltage	$I_{SINK} = 1mA$			0.4	V	
PGOOD Leakage Current	High state, forced to 5.5V			1	μA	
ILIM Adjustment Range		0.25		3.00	V	
Current-Limit Threshold (Fixed)	$GND - V_{CS}$, $ILIM = V_{CC}$	90	100	110	mV	
Current-Limit Threshold (Adjustable)	$GND - V_{CS}$	$V_{ILIM} = 0.5V$	40	50	60	mV
		$V_{ILIM} = 2V$	170	200	230	
Current-Limit Threshold (Negative Direction)	$GND - V_{CS}$, $\overline{SKIP} = V_{CC}$, $ILIM = V_{CC}$, $T_A = +25^\circ C$	-140	-117	-95	mV	
Current-Limit Threshold (Zero Crossing)	$GND - V_{CS}$, $\overline{SKIP} = GND$		3		mV	
Thermal Shutdown Threshold	Hysteresis = $10^\circ C$		+150		$^\circ C$	
V_{CC} Undervoltage Lockout Threshold	Rising edge, hysteresis = 20mV, PWM disabled below this level	4.1		4.4	V	

ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ

MAX8764

ELECTRICAL CHARACTERISTICS (continued)

(Circuit of Figure 1, $V_+ = 15V$, $V_{CC} = V_{DD} = 5V$, $\overline{SKIP} = \overline{LATCH} = GND$, $T_A = 0^\circ C$ to $+85^\circ C$, unless otherwise noted. Typical values are at $T_A = +25^\circ C$.)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
DH Gate-Driver On-Resistance	BST - LX forced to 5V (Note 4)	MAX8764EEP		1.5	5	Ω
		MAX8764ETP		1.5	6	
DL Gate-Driver On-Resistance	DL, high state (Note 4)	MAX8764EEP		1.5	5	Ω
		MAX8764ETP		1.5	6	
DL Gate-Driver On-Resistance	DL, low state (Note 4)	MAX8764EEP		0.5	1.7	Ω
		MAX8764ETP		0.5	2.7	
DH Gate-Driver Source/Sink Current	DH forced to 2.5V, BST-LX forced to 5V			1		A
DL Gate-Driver Source Current	DL forced to 2.5V			1		A
DL Gate-Driver Sink Current	DL forced to 5V			3		A
Dead Time	DL rising			35		ns
	DH rising			26		
Logic Input High Voltage	LATCH, SHDN, SKIP		2.4			V
Logic Input Low Voltage	LATCH, SHDN, SKIP				0.8	V
Logic Input Current	LATCH, SHDN, SKIP		-1		+1	μA
Dual Mode™ Threshold, Low	OVP, UVP, FB		0.15	0.20	0.25	V
Dual Mode Threshold, High	OVP, UVP		$V_{CC} - 1.5$		$V_{CC} - 0.4$	V
	FB		1.9	2.0	2.1	
TON V_{CC} Level			$V_{CC} - 0.4$			V
TON Float Voltage			3.15		3.85	V
TON Reference Level			1.65		2.35	V
TON GND Level					0.5	V
TON Input Current	Forced to GND or V_{CC}		-3		+3	μA
ILIM Input Leakage Current			-100	0	+100	nA

ELECTRICAL CHARACTERISTICS

(Circuit of Figure 1, $V_+ = 15V$, $V_{CC} = V_{DD} = 5V$, $\overline{SKIP} = \overline{LATCH} = GND$, $T_A = -40^\circ C$ to $+85^\circ C$, unless otherwise noted.) (Note 3)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Input Voltage Range	Battery voltage, V_+		2		28	V
	V_{CC} , V_{DD}		4.5		5.5	
Error Comparator Threshold (DC Output Voltage Accuracy)	$V_+ = 4.5V$ to $28V$, $\overline{SKIP} = V_{CC}$ (Note 1)	FB = OUT	0.985		1.015	V
		FB = GND	2.462		2.538	
		FB = V_{CC}	1.773		1.827	
On-Time	$V_+ = 24V$, $V_{OUT} = 2V$ (Note 2)	TON = GND (600kHz)	140		180	ns
		TON = REF (450kHz)	175		225	
		TON = Unconnected (300kHz)	260		320	
		TON = V_{CC} (200kHz)	380		470	

Dual ModeはMaxim Integrated Products, Inc.の商標です。

ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ

MAX8764

ELECTRICAL CHARACTERISTICS (continued)

(Circuit of Figure 1, $V_+ = 15V$, $V_{CC} = V_{DD} = 5V$, $\overline{SKIP} = \overline{LATCH} = GND$, $T_A = -40^\circ C$ to $+85^\circ C$, unless otherwise noted.) (Note 3)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Minimum Off-Time	(Note 2)			500	ns
Quiescent Supply Current (V_{CC})	FB forced above the regulation point			800	μA
Quiescent Supply Current (V_{DD})	FB forced above the regulation point			5	μA
Quiescent Supply Current (V_+)	Measured at V_+			40	μA
Shutdown Supply Current (V_{CC})	$\overline{SHDN} = GND$			5	μA
Shutdown Supply Current (V_{DD})	$\overline{SHDN} = GND$			5	μA
Shutdown Supply Current (V_+)	$\overline{SHDN} = GND$, $V_+ = 28V$, $V_{CC} = V_{DD} = 0$ or $5V$			5	μA
Reference Voltage	$V_{CC} = 4.5V$ to $5.5V$, no external REF load	1.98		2.02	V
Overshoot Trip Threshold (Fixed-Threshold Mode)	With respect to error comparator threshold, no load $OVP = GND$, rising edge, hysteresis = 1%	12		17	%
Overshoot Comparator Offset (Adjustable-Threshold Mode)	External feedback, measured at FB with respect to V_{OVP} , $1V < V_{OVP} < 1.8V$, rising edge, hysteresis = 1%	-30		+30	mV
	Internal feedback, measured at OUT with respect to the nominal OUT regulation voltage, $1V < V_{OVP} < 1.8V$	-3.5		+3.5	%
Output Undervoltage Protection Trip Threshold (Fixed Threshold Mode)	With respect to error comparator threshold, $UVP = V_{CC}$	65	70	75	%
Output Undervoltage Protection Trip Threshold (Adjustable Mode)	Measured at FB/OUT with respect to V_{UVP} ; $0.4V < V_{UVP} < 1.0V$	-5		+5	%
PGOOD Trip Threshold (Lower)	With respect to error comparator threshold, no load OUT falling edge, hysteresis = 1%	-12.5		-7.5	%
PGOOD Trip Threshold (Upper)	With respect to error comparator threshold, no load OUT rising edge, hysteresis = 1%	7.5		12.5	%
PGOOD Output Low Voltage	$I_{SINK} = 1mA$			0.4	V
PGOOD Leakage Current	High state, forced to 5.5V			1	μA
Current-Limit Threshold (Fixed)	$GND - V_{CS}$, $I_{LIM} = V_{CC}$	85		115	mV
Current-Limit Threshold (Adjustable)	$GND - V_{CS}$, $V_{LIM} = 0.5V$	35		65	mV
	$GND - V_{CS}$, $V_{LIM} = 2V$	160		240	
V_{CC} Undervoltage Lockout Threshold	Rising edge, hysteresis = 20mV, PWM disabled below this level	4.1		4.4	V
Logic Input High Voltage	\overline{LATCH} , \overline{SHDN} , \overline{SKIP}	2.4			V
Logic Input Low Voltage	\overline{LATCH} , \overline{SHDN} , \overline{SKIP}			0.8	V
Logic Input Current	\overline{LATCH} , \overline{SHDN} , \overline{SKIP}	-1		+1	μA

Note 1: When the inductor is in continuous conduction, the output voltage has a DC regulation level higher than the error comparator threshold by 50% of the ripple. In discontinuous conduction ($\overline{SKIP} = GND$, light load), the output voltage has a DC regulation level higher than the trip level by approximately 1.5% due to slope compensation.

Note 2: On-time and off-time specifications are measured from 50% point to 50% point at the DH pin with $LX = GND$, $V_{BST} = 5V$, and a 250pF capacitor connected from DH to LX. Actual in-circuit times may differ due to MOSFET switching speeds.

Note 3: Specifications to $-40^\circ C$ are guaranteed by design, not production tested.










Note 4: Production testing limitations due to package handling require relaxed maximum on-resistance specifications for the thin QFN package. The MAX8764EEP and MAX8764ETP contain the same die and the thin QFN package imposes no additional resistance in-circuit.

ノートブックコンピュータ用の高精度電流制限付の高速ステップダウンコントローラ

MAX8764

標準動作特性


(Circuit of Figure 1, $V_{IN} = 15V$, $\overline{SKIP} = \overline{LATCH} = GND$, $TON =$ unconnected, $T_A = +25^\circ C$, unless otherwise noted.)



ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ

標準動作特性(続き)

(Circuit of Figure 1, $V_{IN} = 15V$, $\overline{SKIP} = \overline{LATCH} = GND$, $TON = \text{unconnected}$, $T_A = +25^\circ C$, unless otherwise noted.)



MAX8764

ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ

MAX8764

端子説明

端子		名称	機能
QSOP	THIN QFN		
1	18	CS	電流検出力。正確な電流検出のためにはCSとGNDの間に小さい値の電流検出抵抗を接続してください。電力消費の少ない電流検出(精度が低い)をするためには、CSとLXを接続して同期整流器を検出抵抗器として使用してください。CSにおいて検出される電流がILIM端子で設定する電流制限スレッショルドを超えれば、PWMコントローラは新しいサイクルを開始しません。
2	19	LATCH	過電圧保護ラッチ制御入力。過電圧フォルトが検出されると、同期整流器MOSFETは常にON状態に強制されます。LATCHがローの場合、OVPがハイにされるか、またはV _{CC} が一度1V以下を経るまで、同期整流器はオンに留まります。LATCHがハイになると、フォルト保護(UVPまたはOVP)はディセーブルされます。
3	20	SHDN	シャットダウン制御入力。SHDNをGNDに強制すると、MAX8764はシャットダウンに強制されます。通常の動作とするためには、V _{CC} に接続または駆動してください。SHDNの立上りエッジによって、過電圧または低電圧保護ラッチがクリアされます。
4	1	OVP	過電圧保護制御入力。内部または外部のフィードバック電圧がOVPの電圧を超えると、過電圧フォルトが発生します。OVPに1V〜と1.8Vの電圧を印加すると、正常な出力電圧の100%〜180%に過電圧が設定されます。OVPをGNDに接続すると、標準出力電圧の114%のデフォルトの過電圧限界がアサートされます。OVPまたはLATCHをV _{CC} に接続すると、過電圧フォルト検出がディセーブルされ過電圧保護フォルトラッチがクリアされます。
5	2	FB	フィードバック入力。1.8Vの固定出力を得るためには、この端子をV _{CC} に、2.5Vの固定出力を得るためには、この端子をGNDに接続してください。出力電圧を1V〜5.5Vの範囲で調整するためには、FBを出力電圧に接続する抵抗分圧器に接続してください。FBのレギュレーションレベルは1Vです。
6	3	OUT	出力電圧検出接続。外付けの出力フィルタコンデンサの接続点に直接、接続してください。OUTは、ハイサイドスイッチングMOSFETのオン時間を決定するために、出力電圧を検出します。OUTは、また、固定出力モードにおけるフィードバック入力として働きます。
7	4	ILIM	電流制限スレッショルド調整。CSにおける電流制限スレッショルドはILIMにおける電圧の0.1倍です。ILIMを抵抗分圧器(通常はREFに接続する)に接続して、電流制限スレッショルドを25mV〜300mVの間(ILIMでは0.25V〜3V)に設定してください。100mVの電流制限デフォルト値とするためには、V _{CC} に接続してください。
8	5	REF	2Vの基準電圧出力。0.22μF(min)のバイパスコンデンサを使ってGNDにバイパスしてください。この端子から外部に50μAを供給可能です。リファレンスは、シャットダウン時はオフとなります。
9	6	UVP	低電圧保護制御入力。低電圧フォルトは、内部または外部のフィードバック電圧がUVPの電圧を下回ると発生します。低電圧限界が公称出力電圧の40%〜100%で起こるようになるためには0.4V〜1Vの電圧を接続してください。公称出力電力の70%のデフォルト低電圧制限をアサートするにはV _{CC} に接続してください。UVPをGNDに、またはLATCHをV _{CC} に接続すると、低電圧フォルト検出をディセーブルし、低電圧保護ラッチをクリアします。
10	7	PGOOD	パワーグッドオープンドレイン出力。PGOODは、出力電圧が標準のレギュレーション点から10%を超えるか、または下回るか、またはソフトスタート期間中にローとなります。PGOODは出力がレギュレーション状態に入り、ソフトスタート回路が終結するとハイインピーダンスとなります。シャットダウン時は、PGOODはロー状態です。
11	8	GND	アナログおよびパワーグランド。
12	9	DL	同期整流器のゲート駆動出力。GNDからV _{DD} までスイングします。
13	10	V _{DD}	DLゲートドライバ用の電源入力。4.5V〜5.5Vのシステム電源に接続してください。1μF(最小)のセラミックコンデンサを使ってGNDにバイパスしてください。

ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ

MAX8764

端子説明(続き)

端子		名称	機能
QSOP	THIN QFN		
14	11	V _{CC}	アナログ電源入力。直列に20Ωの抵抗器を接続して、4.5V~5.5Vのシステム電源電圧に接続してください。1μF(min)のセラミックコンデンサを使ってGNDにバイパスしてください。
15	12	TON	オン時間選択制御入力。この4レベルのロジック入力によって公称のDHオン時間を設定します。この端子をGND、REF、V _{CC} 、またはTONを無接続とすることによって、次の公称スイッチング周波数が選択されます：GND = 600kHz、REF = 450kHz、無接続 = 300kHz、およびV _{CC} = 200kHz。
16	13	V+	バッテリー電圧検出接続。入力電源に接続してください。V+はPWMワンショットのタイミングを設定するためにのみ使用されます。
17	14	SKIP	パルススキップ制御入力。ローノイズの強制PWMモードとするためにはV _{CC} に接続してください。GNDに接続するとパルススキップ動作がイネーブルとなります。
18	15	BST	ブースト用フライングコンデンサ接続。「標準動作回路」(図1)に従って、コンデンサとダイオードを外付けしてください。「MOSFETのゲートドライバ(DH、DL)」の項を参照してください。
19	16	LX	外部インダクタ接続。LXにインダクタのスイッチされる側を接続してください。LXはDHハイサイドゲートドライバ用の低電圧側の供給レールとなります。
20	17	DH	ハイサイドゲートドライバ出力。LXとBST間でスイングします。

表1. 標準動作作用の部品選択

COMPONENT	2.5V AT 4A
C1 Input Capacitor	10μF, 25V Taiyo Yuden TMK432BJ106KM or TDK C4532X5R1E106M
C2 Output Capacitor	330μF, 6V Kemet T510X477108M006AS or Sanyo 6TPB330M
D1 Schottky	Nihon EP10QY03
L1 Inductor	4.7μH Coilcraft DO33116P-682 or Sumida CDRH124-4R7MC
Q1 High-Side MOSFET	Fairchild Semiconductor 1/2 FDS6982A
Q2 Low-Side MOSFET	Fairchild Semiconductor 1/2 FDS6982A
R _{SENSE}	0.015Ω ±1%, 0.5W resistor IRC LR2010-01-R015F or Dale WSL-2010-R015F

表2. 部品メーカー

SUPPLIER	USA PHONE	FACTORY FAX
Coilcraft	847-639-6400	1-847-639-1469
Dale-Vishay	203-452-5664	1-203-452-5670
Fairchild	408-822-2181	1-408-721-1635
IRC	800-752-8708	1-828-264-7204
Kemet	408-986-0424	1-408-986-1442
NIEC (Nihon)	805-867-2555*	81-3-3494-7414
Sanyo	619-661-6835	81-7-2070-1174
Sumida	847-956-0666	81-3-3607-5144
Taiyo Yuden	408-573-4150	1-408-573-4159
TDK	847-390-4461	1-847-390-4405

*代理店

標準動作回路

標準動作回路(図1)はノートブックコンピュータ用の汎用2.5V電源を生成します。

部品の選択については表1を参照してください。表2は部品の部品メーカーのリストです。

ノートブックコンピュータ用の高精度電流制限付の高速ステップダウンコントローラ

MAX8764




図1. 標準動作回路

詳細

降圧型(buck)コントローラのMAX8764はノートブックコンピュータ用の低電圧電源をターゲットとしています。MAX8764に内蔵のマキシムの独自技術のQuick-PWM変調器は、入力電圧の広い範囲にわたって比較的一定の動作周波数およびインダクタの動作点を維持して高速の負荷ステップを扱えるように特別に設計されています。Quick-PWM方式は、固定周波数の電流モードPWMの劣った過渡負荷応答問題を解決して、かつ従来の一定オン、一定オフのPWM方式の場合のスイッチング周波数が大きく変動することによる問題を回避しています。

5Vバイアス電源(V_{CC}およびV_{DD})

MAX8764はバッテリー以外に外部に5Vのバイアス電源を必要とします。通常、5Vのバイアス電源はノートブック用の95%効率を持つ5Vシステム電源です。ICの外部からバイアス電源を印加する方法は効率を改善し、かつ、外部から供給しない場合にPWM回路およびゲートドライバに給電する必要がある5Vリニアレギュレータを不要とします。スタンダオン動作が必要な場合は、5V電源はMAX1615のような外付けのリニアレギュレータを用いて生成することができます。

バッテリーおよび5Vバイアス入力は、入力電源が4.5V～5.5Vに固定されている場合は、一緒にして接続することができます。もし、5Vの電源がバッテリー電源よりも

ノートブックコンピュータ用の高精度電流制限付きの 高速ステップダウンコントローラ

MAX8764




図2. MAX8764ファンクションダイアグラム

先に投入される場合は、イネーブル信号(SHDN)をバッテリー電圧が現れるまで遅延させて、起動が確実に行われるようにしなければなりません。5Vのバイアス電源がV_{CC}およびゲートドライバの電源を供給するため、引き出される最大電流は次の式で与えられます：

$$I_{BIAS} = I_{CC} + f(Q_{G1} + Q_{G2}) = 5mA \text{ to } 30mA \text{ (typ)}$$

ここで、I_{CC}は550μA(typ)、fはスイッチング周波数、およびQ_{G1}とQ_{G2}はV_{GS} = 5Vの場合のMOSFETのデータシートに示される全ゲート電荷の仕様値です。

自走、入力フィードフォワード付き 固定オン時間PWMコントローラ

Quick-PWM制御方式は擬似固定周波数、固定オン時間、電圧フィードフォワードを備えたオンデマンド型のPWMです(図2)。この方式は、出力フィルタコンデンサのESRが電流検出抵抗器として作用することに依存しており、したがって、出力電圧リップルがPWMの傾斜波信号となります。制御アルゴリズムは簡単です：ハイサイドのスイッチのオン時間は、パルス幅が入力電圧

ノートブックコンピュータ用の高精度電流制限付の高速ステップダウンコントローラ

MAX8764

表3. 動作モードの真理値表

SHDN	SKIP	DL	MODE	COMMENTS
0	X	Low	Shutdown, output UVP fault, thermal shutdown, UVLO	Low-power shutdown state. DL is forced to GND. I _{CC} < 1μA typ.
1	V _{CC}	Switching	Run (PWM), low noise	Low-noise operation with no automatic switchover. Fixed-frequency PWM action is forced regardless of load. Inductor current reverses at light-load levels. Low noise. High I _Q .
1	GND	Switching	Run (PFM/PWM)	Normal operation with automatic PWM/PFM switchover for pulse skipping at light loads. Best light-load efficiency.
1	X	High	Fault	Fault latch has been set by overvoltage protection. Device remains in FAULT mode until V _{CC} power is cycled.

表4. 周波数選択のガイドライン

FREQUENCY (kHz)	TYPICAL APPLICATION	COMMENTS
200 TON = V _{CC}	4-cell Li+ notebook	Use for absolute best efficiency.
300 TON = Floating	4-cell Li+ notebook	Considered mainstream by current standards.
450 TON = REF	3-cell Li+ notebook	Useful in 3-cell systems for lighter loads than the CPU core or where size is key.
600 TON = GND	+5V input	Good operating point for compound buck designs or desktop circuits.

に反比例し出力電圧に比例するワンショットによってのみ決定されます。他方のワンショットは最低のオフ時間(400ns typ)を設定します。オン時間のワンショットは、エラーコンパレータがローで、ローサイドスイッチ電流が電流制限スレッシュホールドを下回っており、しかも最小幅のオフ時間のワンショットがタイムアウトされているとトリガされます。

オン時間ワンショット(TON)

PWMコアの心臓部はハイサイドスイッチのオン時間を設定するワンショットです。この高速、低ジッタ、調整可能ワンショットにはバッテリーと出力電圧に応じてオン時間を変える回路が内蔵されています。ハイサイドスイッチのオン時間はV+入力にて測定されるバッテリー電圧に反比例し、出力電圧に比例します。このアルゴリズムでは、固定周波数のクロック生成器を持たないにも関わらず、ほとんど一定のスイッチング周波数が得られます。スイッチング周波数を固定にする利点は2つあります：1番目は、周波数として455kHz IFバンドのようなノイズに敏感な領域を避けて選択することができます。2番目にインダクタのリプル電流の動作点が比較的一定に保持され、結果として設計法が容易で

あり、しかも出力電圧リップルを規定することが容易となります。オン時間は、次の式で与えられます：

$$\text{On-Time} = K (V_{\text{OUT}} + 0.075V) / V_{\text{IN}}$$

ここで、K(スイッチング期間)はTON端子のストラップ接続(表4)によって設定され、0.075VはローサイドMOSFETスイッチ両端間に予想される電圧降下の近似値です。短いオン時間に設定するほど、固定の伝播遅延があるためにワンショットのオン時間の誤差が増加します。その誤差は600kHzおよび450kHzではおよそ±12.5%であり、それより低い2種の周波数設定ではおよそ±10%です。これは高周波ではスイッチング周波数の正確さが減少することを意味します(表5)。スイッチング周波数は負荷電流の関数として高くなります。それは負荷電流が増加すると、ローサイドMOSFETの両端間の電圧降下が増大し、このためインダクタ電流の放電変化が速くなるためです。「Electrical Characteristics (電気的特性)」で保証されているオン時間は外付けのハイサイドパワーMOSFETのスイッチングデレイの影響を受けます。

スイッチング周波数の精度に影響を及ぼす2つの外部要因は2つの導通ループにおける抵抗性の電圧降下(インダクタおよびプリント基板の抵抗を含む)とデッドタイムの影響です。これらの効果は負荷電流を変化に伴う周波数変化の最大要因です。デッドタイム効果は実効オン時間を増加させてスイッチング周波数を低くします。それは片方、または両方のデッドタイムが実質的なオン時間に加わるからです。それは軽負荷または負の負荷電流でインダクタ電流が反転するPWMモード(SKIP = ハイ)においてのみ起こります。インダクタ電流が反転すると、インダクタのEMFがLX端子を通常よりも早くハイにし、ローからハイのデッドタイムに等しい期間だけオン時間を延長します。

臨界導通ポイントを超える負荷に対して、実際のスイッチング周波数は次の周波数で与えられます：

$$f = \frac{V_{\text{OUT}} + V_{\text{DROP1}}}{t_{\text{ON}}(V_{\text{IN}} + V_{\text{DROP2}})}$$

ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ




図3. パルススキッピング/不連続クロスオーバーポイント

ここで、 V_{DROPI} はインダクタの放電経路の寄生電圧降下の合計値であり、同期整流器、インダクタ、およびプリント基板の抵抗を含んでいます。 V_{DROPII} は充電経路の抵抗の合計値です。 t_{ON} はMAX8764の場合の計算されたオン時間です。

自動パルススキッピング切替り

スキップモード(SKIPがロー)では、軽負荷において、PFMへの本質的な自動切替りが起こります(表3)。この切替りはインダクタ電流がゼロ交差したときにローサイドのスイッチのオン時間を打ち切るコンパレータに影響されます。このメカニズムによってパルススキッピングPFMと非スキッピングPWM動作の間のスレッショルドが、連続と不連続インダクタ電流動作の境界(これは「臨界導通」としても知られています。また「標準動作特性」における「Continuous-to-Discontinuous Inductor Current vs. Input Voltage」のグラフを参照してください)と一致します。デューティサイクルが小さいアプリケーションでは、このスレッショルドは、わずかにバッテリー電圧への依存性があるだけで、比較的一定です。

$$I_{LOAD(SKIP)} \approx \frac{KV_{OUT}}{2L} \times \frac{V_{IN} - V_{OUT}}{V_{IN}}$$

ここで、Kはオン時間のスケールファクタ(表5)です。PFM/PWMのクロスオーバーが起こる負荷電流レベル、 $I_{LOAD(SKIP)}$ は、インダクタ値の関数であるピークトゥピークのリップル電流の1/2に等しくなります(図3)。例えば、 $K = 3.3\mu s$ (表5)、 $V_{OUT} = 2.5V$ 、 $V_{IN} = 15V$ 、および $L = 6.8\mu H$ とした「標準動作回路」ではパルススキッピング動作への切替りは $I_{LOAD} = 0.51A$ 、すなわち最大負荷のおよそ1/8で起こります。スイング(ソフト飽和特性の)インダクタが使われる場合は、クロスオーバーは、もう少し低い値で起こります。

軽負荷によってパルススキッピング動作を起こしている場合、スイッチング波形はノイズが多く非同期に見えるかもしれませんが、これは正常な動作状態であり、軽負荷効率が高い結果です。PFMにおけるノイズと




図4. 「谷(valley)」電流制限のスレッショルドポイント

軽負荷効率のトレードオフはインダクタ値を変化させることによって得られます。一般的に、インダクタの値が小さいと負荷曲線上の広い範囲で効率が得られ、インダクタ値を大きくすると、最大負荷の効率が高くなり(コイル抵抗が固定されたままと仮定)、出力電圧リップルが小さくなります。より大きいインダクタンス値を使う場合の不利益は物理サイズが大きくなること、および負荷過渡応答の悪化です(これは特に低い入力電圧レベルの場合にそう言えます)。

DC出力精度の仕様は誤差コンパレータのスレッショルドに依存します。インダクタが連続導通モードにある場合、出力電圧は、トリップレベルよりもリップルの50%だけ大きいDCレギュレーションレベルになります。不連続導通(SKIP = GND、軽負荷)では、出力電圧は誤差コンパレータのスレッショルドよりもおよそ1.5%だけ大きなDCレギュレーションレベルになりますが、これはスロー補償に起因します。

強制PWMモード(SKIP = ハイ)

ローノイズの強制PWMモード(SKIP = ハイ)は、ローサイドのオン時間を制御するゼロ交差コンパレータをディセーブルとします。このことによって、ローサイドのゲートドライバ波形がハイサイドゲートドライバ波形と相補波形になります。すると、このことによって、DHが V_{OUT}/V_{IN} のデューティファクタを維持しながら、軽負荷においてインダクタ電流を反転させます。強制PWMモードの利点はスイッチング周波数を比較的一定に維持することですが、その代償は、外付けMOSFETに依存して無負荷のバッテリー電流が10mA~40mAにもなることです。

強制PWMモードは、可聴周波数ノイズを減少させ、過渡応答を改善し、動的な出力電圧調整に対して電流を流入(sink)させる能力を備え、そしてフライバックトランスまたは結合型インダクタを用いる複数出力アプリケーションのクロスレギュレーションを改善するのに、最も効果的です。

ノートブックコンピュータ用の高精度電流制限付の高速ステップダウンコントローラ

MAX8764

電流制限回路(ILIM)

電流制限回路は独特の「谷(valley)」電流検出アルゴリズムを採用しています(図4)。CSにおける電流検出電圧の大きさが電流制限スレッシュホールドを超えると、PWMは新しいサイクルを開始することが許されません。実際のピーク電流はインダクタのリップル電流に等しい量だけ電流スレッシュホールドよりも大きくなります。したがって、正確な電流制限特性および最大負荷能力は、検出抵抗、インダクタの値、およびバッテリー電圧の関数です。

V_{OUT} が電流を流入しているとき、過剰な逆インダクタンス電流を防止する負の電流制限も備わっています。負の電流制限スレッシュホールドは正の電流制限スレッシュホールドのおよそ120%に設定されており、したがって、ILIMが調整される場合、正の電流制限に追従します。

電流制限スレッシュホールドはILIMにおいて外付けの抵抗分圧器を使って調整されます。1 μ A(最小)以上を分圧器に流すことを推奨します。電流制限スレッシュホールドの調整範囲は25mV~300mVです。調整モードにおいては、電流制限スレッシュホールドはILIMで測定される電圧の正確に1/10です。ILIMを V_{CC} に接続すると、スレッシュホールドはデフォルトの100mVになります。100mVのデフォルトへの切替りのロジックスレッシュホールドはおおよそ $V_{CC} - 1V$ です。

ノイズおよびDC誤差がCSに表れる電流検出信号を劣化させないことを保証するためには、プリント基板レイアウトのガイドラインを注意深く守ってください。ICをローサイドMOSFETおよび検出抵抗器の近くに、短い直接の配線を使って実装または配置し、検出抵抗器へはケルビン検出接続としてください。

図1において、ショットキダイオード(D1)は $Q2/R_{SENSE}$ の電流経路に並列の電流経路となります。正確な電流検出は、 $Q2$ が導通しているときD1がオフとなることが要求されます。 $Q2$ の両端間の電圧と組み合わせられて、D1を導通させる大きい電流検出電圧となることを避けてください。大きい検出電圧が使われる場合は、D1を $Q2$ と並列に接続してください。

MOSFETのゲートドライバ(DH、DL)

DHとDLドライバは中位の大きさのハイサイド、および大きいローサイドMOSFETを駆動するように最適化されています。これは V_{BATT} と V_{OUT} の差が大きいノートパソコンの環境における低いデューティファクタと両立します。適応型デッドタイム回路がDL出力を監視して、DLが完全にオフとなるまでハイサイドFETがオンとなることを防止します。適応型のデッドタイム回路が適切に動作するためには、DLドライバからMOSFETゲートまでの経路が低抵抗、低インダクタンスでなければなりません。そうでない場合、実際にゲートには




図5. スwitchングノードの立ち上がり時間を速くする

電荷が残されているにも関わらず、MAX8764の検出回路はMOSFETのゲートが「オフ」であると、解釈します。20平方を超えない非常に短く、幅の広い配線を使用してください(MOSFETがMAX8764から1インチ離れていれば、50ミルから100ミル幅を使ってください)。

レビュー者コメント他方のエッジ(DHがオフとなる)におけるデッドタイムは固定の35ns(typ)の内部遅延によって決定されます。

DLをローに駆動する内部のプルダウントランジスタは、0.5 Ω (typ)のオン抵抗を持ち十分に安定です。このことは、インダクタノードの急速な立ち上がり時間の間に、ドレインからローサイド同期整流器MOSFETのゲートへの容量性結合によってDLがプルアップされることを防止するのに役立ちます。しかし、大電流のアプリケーションに対して、なお、ハイおよびローサイドFETに幾らかの結合が存在し、それが過剰なゲートドレイン結合を起こし、その結果、効率の低下、EMIの発生、貫通電流を引き起こします。多くの場合、これはBSTと直列に抵抗器を追加することによって、オフ時間を悪化させることなくハイサイドFETのオン時間を増加させることによって、救済されます(図5)。

POR、UVLO、およびソフトスタート

電源オンリセット(POR)は、 V_{CC} がおおよそ2Vを超えて立ち上るときに起こり、フォルトラッチおよびソフトスタートカウンタをリセットして、PWMの動作の準備が行われます。 V_{CC} が4.2Vに達するまで、 V_{CC} の低電圧ロックアウト(UVLO)回路がスイッチングを禁止します。DLはローに維持されます。 V_{CC} が4.2Vを超えて立ち上ると、内部のデジタルソフトスタートタイムが最大可能電流制限値を漸増し始めます。漸増は5つのステップ、20%、40%、60%、80%、および100%で起こります。100%の電流は1.7ms \pm 50%後に使用可能になります。

ノートブックコンピュータ用の高精度電流制限付の高速ステップダウンコントローラ

パワーグッド出力(PGOOD)

PGOODウィンドウコンパレータは出力を連続して監視します。PGOODはシャットダウン、スタンバイ、およびソフトスタート時には、アクティブにローに保持されます。デジタルソフトスタートが終了した後、PGOODは、出力が公称出力電圧の設定値の10%以内になると、解除されます。PGOODウィンドウ検出器は過電圧および低電圧保護フォルト検出器とは、完全に独立であることに注意してください。

出力過電圧保護

OVPは出力過電圧保護機能を制御します。過電圧保護をディセーブルとするためには、OVPをV_{CC}にまたはLATCHをV_{CC}に接続してください。過電圧保護がイネーブルされる(OVP < 1.8V、LATCH = GND)と、出力は連続で監視されます。出力が過電圧スレッシュホールドを超えると、過電圧保護がトリガされて、DLローサイドゲートドライバ出力がハイに強制されます。このことによって、ローサイドMOSFETスイッチをオンとなり、出力コンデンサを急速に放電し、出力電圧を減少させます。

LATCHがハイの場合、過電圧保護はディセーブルとなります。LATCHがローの場合、DLのゲートドライバ出力はOVPがV_{CC}に駆動されるかまたはV_{CC}が一度1V以下を経由して立ち上がるまで、ハイを維持します。過電圧を引き起こした条件が継続していれば(ハイサイドMOSFETの短絡など)、バッテリーのヒューズはオープンとなります。

DLをハイ状態に強制すると、エネルギーがLCタンク回路に先に蓄積されていたとき、出力電圧がわずかに負となることに留意してください(「標準動作特性」のOutput overvoltage waveformを参照)。負荷が負電圧に耐えることができなければ、ショットキダイオードを出力に配置して逆極性クランプとしての機能を持たせることが望ましいかもしれません。

出力低電圧保護

UVPは出力低電圧保護機能を制御します。UVPをGNDに、またはLATCHをV_{CC}に接続すると低電圧保護がディセーブルとなります。出力低電圧保護機能は、フォールドバック電流制限に似ていますが、可変の電流制限ではなく、タイマとラッチを採用しています。出力の低電圧保護のブランキング時間が経過した後出力電圧が低電圧保護スレッシュホールドを下回ると、PWMはラッチオフされDLはロー状態に強制されます。V_{CC}電源が再投入されるか、またはSHDNがトグルされるか、またはUVPが0.4V以下にプルされるまで、コントローラは再始動しません。

UVPをV_{CC}に接続すると、公称値の70%となるデフォルトの低電圧スレッシュホールドがイネーブルとなります。これと異なるスレッシュホールドにするためには、UVPを0.4V~1Vの間で駆動すると、スレッシュホールドは公称値の40%~100%となります。

固定出力電圧

MAX8764のデュアルモード動作は、外部部品を使用せずに、コモン電圧の選択が可能となります(図6)。FBをGNDに接続すると固定の2.5V出力、FBをV_{CC}に接続すると1.8V出力、また、FBをOUTに直接接続すると、1V出力となります。

V_{OUT}を抵抗分圧器で設定

出力電圧は、必要に応じて抵抗分圧器を使用して1V~5.5Vに設定することができます(図7)。出力電圧を調整する式は次になります：

$$V_{OUT} = V_{FB} \left(1 + \frac{R1}{R2} \right)$$

ここで、V_{FB}は1Vです。

設計手順

MAX8764の部品選択は、主として、次に示す4つの基準によって決定されます：

- 1) **入力電圧範囲**：最大値(V_{IN(MAX)})はワーストケースのACアダプタの高電圧に対応することができなければなりません。最小値(V_{IN(MIN)})は、バッテリーの最低電圧からコネクタ、ヒューズ、およびバッテリーの選択スイッチによる降下分を差し引いた値に対応しなければなりません。入力電圧が低い方が良い効率が得られます。




図6. フィードバックの切替え

ノートブックコンピュータ用の高精度電流制限付の高速ステップダウンコントローラ

MAX8764

- 2) **最大負荷電流**：考慮しなければならない2つの値があります。ピーク負荷電流($I_{LOAD(MAX)}$)が部品の瞬時配線とフィルタ要件を決定し、したがって、それは、出力コンデンサの選択、インダクタの飽和定格、および電流制限回路の設計の決定要因となります。連続負荷電流(I_{LOAD})が熱ストレスを決定し、したがって、入力コンデンサ、MOSFET、およびその他の重要な熱に寄与する部品の決定要因となります。
- 3) **スイッチング周波数**：この選択によって、サイズと効率の間の基本的なトレードオフが決まります。MOSFETのスイッチング損失が周波数と V_{IN}^2 に比例するため、最適な周波数は、ほとんど最大入力電圧の関数となります。また、最適周波数は、MOSFET技術の急速な進歩に伴ってより高い周波数が実用化されているため流動的です(表4)。
- 4) **インダクタの動作点**：この選択は大きさと効率間のトレードオフとなります。インダクタの値を小さくすると、リップル電流が大きくなり、小さいサイズとなりますが、効率が低下し、出力リップルが大きくなります。最小の実用的なインダクタの値は、臨界導通(この場合、最大負荷において、インダクタ電流が各サイクルでちょうどゼロとなります)の端で回路を動作させる場合です。この値よりも小さいインダクタでは、さらにサイズを小さくする利点がありません。

MAX8764のパルススキッピングアルゴリズムは、臨界導通点でスキップモードを開始します。したがって、インダクタの動作点は、また、PFM/PWMの切替えが起こる負荷電流値を決定することになります。

これらの4つの要素が部品の選択プロセスに影響を与えます。部品を選択と、MAX8764の動作に及ぼすその影響の計算は、スプレッドシートを使うことが最良です。用意された式を用いて、最小および最大入力電圧の両方に対するLIR(インダクタリップル電流の所望の最大負荷電流に対する比)を計算してください。LIRは20%~50%の範囲に入るようにすることを推奨します。スプレッドシートを使用すると、部品選択の素早い値の決定が可能となります。

インダクタの選択

スイッチング周波数とインダクタの動作点によって、インダクタの値が決まります：

$$L = \frac{V_{OUT} (V_{IN} - V_{OUT})}{V_{IN} \times f \times LIR \times I_{LOAD(MAX)}}$$

例： $I_{LOAD(MAX)} = 8A$ 、 $V_{IN} = 7V$ 、 $V_{OUT} = 1.5V$ 、 $f = 300kHz$ 、リップル電流が33%または $LIR = 0.33$ ：




図7. 抵抗分圧器を用いる V_{OUT} の設定

$$L = \frac{1.5V (7V - 1.5V)}{7V \times 300kHz \times 0.33 \times 8A} = 1.49\mu H$$

割り当てられた大きさに収まり、最小可能なDC抵抗を持つ低損失のインダクタを選択してください。粉末鉄によるインダクタが安価であり、200kHzでは良好に動作しますが、多くの場合、フェライトコアが最良の選択です。ピークインダクタ電流(I_{PEAK})で飽和しないように、コアは十分に大きくなければなりません：

$$I_{PEAK} = I_{LOAD(MAX)} + [(LIR / 2) \times I_{LOAD(MAX)}]$$

ほとんどのインダクタメーカーは1.0 μH 、1.5 μH 、2.2 μH 、3.3 μH などの標準値を提供しています。また、入力電圧範囲にわたって、LIRのより良い妥協が見出せる非標準値のインダクタも探してください。スインギングインダクタ(電流を増加すると、無負荷のインダクタンスが小さくなる)を使用する場合は、適切にスケールされたインダクタ値を使ってLIRの値を求めてください。

過渡応答

インダクタリップル電流は、特に $V_{IN} - V_{OUT}$ の電位差が小さい場合において過渡応答性能に影響を与えます。インダクタ値が小さいと、インダクタ電流がより速く立上ることが可能であり、突然の負荷ステップによる出力フィルタコンデンサから取り去られた電荷を充電します。出力サグの大きさもまた、最大デューティサイクルの関数であり、これはオン時間と最小オフ時間から計算することができます：

ノートブックコンピュータ用の高精度電流制限付の高速ステップダウンコントローラ

$$V_{SAG} = \frac{(\Delta I_{LOAD(MAX)})^2 \times L}{2 \times C_{OUT} \times DUTY (V_{IN(MIN)} - V_{OUT})}$$

ここで

$$DUTY = \frac{K (V_{OUT} + 0.075V) / V_{IN}}{K (V_{OUT} + 0.075V) / V_{OUT} + \text{min off-time}}$$

そして最小オフ時間 = 400ns(typ)(Kの値については表5を参照)。

インダクタに蓄積されたエネルギーによる最大負荷から無負荷への過渡応答中のオーバシュートの量は次の式によって計算することができます：

$$L = \frac{V_{OUT}}{f \times LIR \times I_{LOAD(MAX)}}$$

電流制限の設定

ほとんどのアプリケーションに対して、MAX8764の電流制限は次の手順に従って設定してください：

- 1) V_{IN} が小さく、 V_{OUT} が大きく、そして負荷電流が最大の条件において最小の(谷)インダクタ電流 $I_{L(MIN)}$ を決定してください。最小のインダクタ電流は I_{LOAD} からリップル電流の半分を差し引いたものです(図4)。
- 2) 検出抵抗器が達成可能な電流制限の精度を決定します。電流制限の精度と検出抵抗の電力消費との間にはトレードオフが存在します。ほとんどのアプリケーションは50mV~100mVの電流検出電圧を採用します。検出抵抗器は次の式で選択してください：

$$R_{SENSE} = CS \text{ Threshold Voltage} / I_{L(MIN)}$$

高い電流検出精度が不要の極端にコストを重視するアプリケーションでは、CSとLXを接続する(図8b)ことによって、検出抵抗器の代わりにローサイドMOSFETのオン抵抗を使用することができます。MOSFETのQ2のデータシートからワーストケースの値として $R_{DS(ON)}$ を使用し、温度上昇による $R_{DS(ON)}$ の増加分として0.5%/°Cをマージンとして追加してください。その後、その $R_{DS(ON)}$ の値とステップ1からの $I_{L(MIN)}$ を使用してCSスレッショルド電圧を決定してください。デフォルトの100mVが使えない場合は、上述のステップ2と同じ値を設定してください。

すべてのケースにおいて、抵抗値が不正確であったとしても、許容されるCSスレッショルド電圧となるようにしてください。

出力コンデンサの選択

出力フィルタコンデンサは、出力リップルと負荷過渡要件を満たすために十分に小さい実効直列抵抗(ESR)を




図8. 電流検出回路

持ち、しかも、安定性要件を満たすのに十分に大きいESRを持たなければなりません。

出力が、大きい過渡負荷に遭遇するCPUコア電圧用のコンバータおよびその他のアプリケーションに対して、出力コンデンサの大きさは、過渡負荷によって出力が大きくへこみ低下することを防ぐためにどの位の大きさのESRを必要とするかに依存します。有限の容量によるサグ(sag)を無視すると：

$$R_{ESR} \leq \frac{V_{DIP}}{I_{LOAD(MAX)}}$$

非CPUのアプリケーションでは、多くの場合、出力コンデンサの大きさは、出力電圧リップルの許容レベルを維持するために必要とするESRの大きさに依存します：

$$R_{ESR} \leq \frac{V_{p-P}}{LIR \times I_{LOAD(MAX)}}$$

マイクロファラッドで表された必要とする実際の値はコンデンサの技術の相違による種類のみならず、小さいESRを実現するために必要とする物理的サイズに関係します。このように、通常、コンデンサは、コンデンサの値ではなく、むしろESRおよび電圧定格によって選択されます(これはタンタル、OS-CON、およびその他の電解コンデンサに当てはまります)。

セラミックまたはポリマ型などの小容量コンデンサを使う場合、コンデンサの大きさは、通常、過渡負荷時に問題を起す V_{SAG} および V_{SOAR} が生じることを防止するために必要とする容量値によって決定されます。一般的に、オーバシュートの要件を満たすために十分な大きさのコンデンサが追加されると、負荷電圧の立上り時のアンダーシュートは、もはや問題にはなりません(「過渡応答」の項の V_{SAG} および V_{SOAR} の式を参照してください)。

ノートブックコンピュータ用の高精度電流制限付の高速ステップダウンコントローラ

MAX8764

出力コンデンサの安定性

安定性はスイッチング周波数に相対的なESRゼロの値によって決定されます。不安定点は次の式で与えられます：

$$f_{\text{ESR}} = \frac{f}{\pi}$$

ここで：

$$f_{\text{ESR}} = \frac{1}{2 \times \pi \times R_{\text{ESR}} \times C_{\text{OUT}}}$$

標準的な300kHzのアプリケーションにおいては、ESRゼロの周波数は95kHzより十分低く、可能ならば50kHzを十分に下回らなければなりません。

このデータシートの出版時点で広く使用されていたタンタルとOS-CONのコンデンサは、標準的なESRゼロ周波数は25kHzです。インダクタの選択に対して使われた設計例において、60mV_{p-p}のリップルをサポートするために必要とするESRは60mV/2.7A = 22mΩとなります。ESRが小さいタンタルコンデンサであるKemet T510の470μF/4Vを2個並列に使用すると22mΩ(max)のESRが得られます。その結果の合成ESRは27kHzにゼロを持ち、十分に安定性の境界の内側にあります。

安定性を保証するための対策を行うことなく、大きい値のセラミックコンデンサを直接、フィードバック検出点に接続してはいけません。大きいセラミックコンデンサは高いESRゼロ周波数を持ち得るので、不規則で不安定な動作を引き起こします。コンデンサはインダクタに出来る限り近く配置する必要がありますがしかしフィードバック点から数インチ離して下流に配置しスペース空けて、直列抵抗器を追加することは容易です。

不安定な動作は、2つの関係する、しかし明確に異なる様相として現れます：ダブルパルスと高速フィードバックループの不安定性です。

ダブルパルスは、出力におけるノイズ、またはESRが小さすぎて出力電圧信号に十分な電圧傾斜波が得られないことによって起こります。このことによって、400nsの最小のオフ時間が終わった後すぐに、誤差コンパレータが「間違っ」て新しいサイクルをトリガします。ダブルパルスは、出力リップルが増加すること以外に悪いことは起こらず、有害ではないですがいやなものです。しかし、それは不十分なESRによるループの不安定性が存在する可能性を示します。

過電圧保護ラッチをトリップするかまたは出力電圧を許容限界を超えて降下させるような、電源または負荷のステップ変化の後で、ループの不安定性によって出力の発振が起こる可能性があります。

安定性を確認する容易な方法は、非常に速くゼロから最大負荷変化を起こして出力電圧リップルの包絡線を注意深く観測して、オーバershootまたはリングングの発生を確認することです。AC電流プローブを用いてインダクタ電流を同時に監視することも役に立ちます。最初のステップ応

答のアンダーシュート/オーバershootの後に、1サイクルを超えるリングングがないようにしてください。

入力コンデンサの選択

入力コンデンサはスイッチング電流に課せられるリップル電流要件(I_{RMS})を満たさなければなりません。非タンタルのコンデンサ(セラミック、アルミ、またはOS-CON)が、電源投入時の突入電流に対する耐性を持つため、最適です：

$$I_{\text{RMS}} = I_{\text{LOAD}} \left(\frac{\sqrt{V_{\text{OUT}}(V_{\text{IN}} - V_{\text{OUT}})}}{V_{\text{IN}}} \right)$$

最適な回路の信頼性を得るためには、ピークのリップル電流において10°C未満の温度上昇を示すコンデンサを選択してください。

パワー-MOSFETの選択

以下に示すMOSFETのガイドラインは高電圧(20V以上)のACアダプタを用いる場合の大電流能力(>5A)を得るための課題を中心としています。小電流アプリケーションの場合は通常、多くの注意は不要です。

最大効率を得るためには、最適バッテリー電圧(15V)において、導通損失がスイッチング損失に等しいハイサイドMOSFET(Q1)を選択してください。最小の入力電圧における導通損失がパッケージの熱限界を超えないこと、または全体の熱配分に違反しないことが保証されるかを確認してください。最大入力電圧において、導通損失にスイッチング損失を加えると、パッケージ定格を超えないか、または全体の熱配分に違反しないことが保証されるかを確認してください。

適度に小型のパッケージ(例：8ピンSOP)、および価格が手頃な最小に可能なR_{DS(ON)}を持つローサイドMOSFET(Q2)を選択してください。MAX8764のDLゲートがQ2を駆動することができるかを確認してください。別の言葉で言うと、ドレインとゲート間の寄生容量に起因するハイサイドスイッチがオンになることによってゲートがプルアップされ、貫通電流問題を生じないことを確認してください。スイッチング損失はローサイドMOSFETに対しては議論の対象とはなりません。それは、ローサイドMOSFETが降圧(buck)方式で使われる場合、ゼロ電圧にスイッチされるからです。

MOSFETの電力消費

ワーストケースの導通損失は、デューティサイクルの極値で起こります。ハイサイドMOSFETに対して、抵抗によるワーストケースの電力消費は最低のバッテリー電圧において起こります：

$$PD(Q1 \text{ Resistive}) = (V_{\text{OUT}} / V_{\text{IN(MIN)}}) \times I_{\text{LOAD}}^2 \times R_{\text{DS(ON)}}$$

一般に、高入力電圧におけるスイッチング損失を減らすためには、小さいハイサイドMOSFETが望まれます。

ノートブックコンピュータ用の高精度電流制限付の高速ステップダウンコントローラ

しかし、多くの場合、パッケージの電力損失限界内に留めるために $R_{DS(ON)}$ が小であることを必要とするため、MOSFETを小さくすることは制限されます。繰り返して言うと、スイッチング(AC)損失が導通損失($R_{DS(ON)}$)損失に等しい場合が最適です。ハイサイドスイッチング損失は、通常、入力がおよそ15Vを超えなければ問題とはなりません。

ハイサイドMOSFETにおけるスイッチング損失は、最大のACアダプタ電圧が印加されると、無視できない熱の問題となります。それは CV^2f のスイッチング損失の式の中で2乗項であるからです。バッテリー電圧が低い場合に十分に大きい $R_{DS(ON)}$ のハイサイドMOSFETが選ばれて $V_{IN(MAX)}$ が印加され場合に異常に大きい熱が発生すれば、MOSFETの再選択を考える必要があります。

スイッチング損失によるQ1の電力消費の計算は困難です。それはオン時間とオフ時間に影響を及ぼす要素を定量化することが困難であるからです。ゲートの内部抵抗、ゲート電荷、スレッショルド電圧、ソース電極のインダクタンス、およびプリント基板のレイアウト特性などがこれらの要素です。次のスイッチング損失の計算は、非常に粗い推定であり、試作品の評価の代わりとはならず、可能ならばQ1に実装した熱電対を用いて問題がないかをチェックすることが好ましいと言えます：

$$PD(Q1 \text{ switching}) = \frac{C_{RSS} \times V_{IN(MAX)}^2 \times f \times I_{LOAD}}{I_{GATE}}$$

ここで、 C_{RSS} はQ1の逆伝達容量であり、 I_{GATE} はゲート駆動のソース/シンク電流のピーク値(1A typ)です。

ローサイドMOSFETのQ2に対して、ワーストケースの電力損失は、常に、最大の入力電圧で起こります：

$$PD(Q2) = (1 - V_{OUT} / V_{IN(MAX)}) \times I_{LOAD}^2 \times R_{DS(ON)}$$

MOSFETの電力損失の絶対ワーストケースは、 $I_{LOAD(MAX)}$ よりも大きいですが、しかし電流限界を超えるほどではない重い負荷において発生します。この可能性から保護するためには、回路が $I_{LOAD} = I_{LIMIT(HIGH)} + [(LIR/2) \times I_{LOAD(MAX)}]$ に耐えるように「過剰設計」しなければなりません。ここで $I_{LIMIT(HIGH)}$ は電流制限回路によって許容される最大の谷電流であり、これにはスレッショルドの誤差と検出抵抗の変動が含まれています。過負荷保護のない短絡保護が十分である場合、低電圧保護をイネーブルとし、かつ部品のストレスを計算するためには、 $I_{LOAD(MAX)}$ を使用してください。

MOSFET Q2のボディダイオードがデッドタイムの間にオンとなることを防止するために、十分に低い順方向電圧を持つショットキダイオードD1を選定してください。一般的なルールとして、負荷電流の1/3に等しいDC電流定格を持つダイオードで十分です。このダイオードはオプションであり、効率が重要でなければ、取り外すことができます。

アプリケーション情報

ドロップアウト性能

連続導通動作の場合、出力電圧の調整可能範囲は、調整不可能な500ns(max)の最小オフ時間ワンショットによって制限されます。最良のドロップアウト性能を得るためには、より遅い(200kHz)のオン時間設定を使用してください。低い入力電圧で動作させる場合、デューティファクタ限界は、オン時間とオフ時間のワーストケース値を用いて計算しなければなりません。製造ばらつきと内部の伝播遅延によってTON Kファクタに誤差が生じます。この誤差は高周波で大きくなります(表5)。また、ドロップアウトに近い動作をしている降圧(buck)レギュレータの過渡応答特性は悪く、多くの場合、大容量の出力コンデンサを追加しなければなりません(「過渡応答」の項の V_{SAG} の式を参照してください)。

ドロップアウトの絶対ポイントは、最小オフ時間におけるインダクタ電流の減少(ΔI_{DOWN})がオン時間における増加(ΔI_{UP})に等しい場合です。 $h = \Delta I_{UP} / \Delta I_{DOWN}$ は増加する負荷にตอบสนองしてインダクタ電流を大きい値に増加させる能力を表し、常に1以上でなければなりません。 h が1である絶対最小ドロップアウトポイントに近づくにつれて、インダクタ電流は各スイッチングサイクルで、大きく増加することができず、出力コンデンサを追加することがなければ、 V_{SAG} が大きく増加します。

h の妥当な最小値は1.5ですが、この値を上下に調整すると、 V_{SAG} 、出力コンデンサ、および最小動作電圧の間のトレードオフが可能です。 h の値を決めると、最小動作電圧は次の式で計算することができます：

$$V_{IN(MIN)} = \frac{(V_{OUT} + V_{DROP1})}{1 - \left(\frac{t_{OFF(MIN)} \times h}{K} \right)} + V_{DROP2} - V_{DROP1}$$

ここで、 V_{DROP1} と V_{DROP2} は放電および充電経路の寄生電圧降下、 $t_{OFF(MIN)}$ は「Electrical Characteristics (電気的特性)」の表により、そして K は表5によります。絶対最小入力電圧は $h = 1$ として計算されます。

計算された $V_{IN(MIN)}$ が必要とする最小入力電圧よりも大きければ、動作周波数を下げるか、または許容される V_{SAG} を得るために出力コンデンサを追加しなければなりません。もし、ドロップアウトに近い動作が予想されれば、 V_{SAG} を計算して十分な過渡応答が得られることを確認してください。

ノートブックコンピュータ用の高精度電流制限付の高速ステップダウンコントローラ

MAX8764




図9. 電力段のプリント基板レイアウトの例

表5. Kファクタ誤差の近似値

TON SETTING (kHz)	K FACTOR (μ s)	APPROXIMATE K-FACTOR ERROR (%)	MINIMUM V_{IN} AT $V_{OUT} = 2V$ (V)
200	5	± 10	2.6
300	3.3	± 10	2.9
450	2.2	± 12.5	3.2
600	1.7	± 12.5	3.6

ドロップアウトの設計例：

$$V_{OUT} = 2.5V$$

$$f_{sw} = 300kHz$$

$$K = 1.8\mu s、\text{ワーストケースでは } K = 2.97\mu s$$

$$t_{OFF(MIN)} = 500ns$$

$$V_{DROP1} = V_{DROP2} = 100mV$$

$$h = 1.5:$$

$$V_{IN(MIN)} = \frac{(2.5V + 0.1V)}{1 - \left(\frac{0.5\mu s \times 1.5}{2.97\mu s} \right)} + 0.1V - 0.1V = 3.48V$$

$h = 1$ として再び計算すると、ドロップアウトの絶対限界は次のようになります：

$$V_{IN(MIN)} = \frac{(2.5V + 0.1V)}{1 - \left(\frac{0.5\mu s \times 1}{2.97\mu s} \right)} - 0.1V + 0.1V = 3.13V$$

ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ

したがって、 V_{IN} は3.13Vを超えなければなりません。これは出力コンデンサを非常に大きくした場合でもそうであり、適度の出力コンデンサを使って、実用的な入力電圧は3.48Vが妥当です。

プリント基板レイアウトのガイドライン

スイッチング損失を小さくし、クリーンで安定な動作を達成するためには、プリント基板のレイアウトを慎重に行うことが大切です。スイッチングパワー段は、特に注意を要します(図9)。可能であれば、すべてのパワー部品をプリント基板の上側に実装してそのグランド端子を相互に同一面に配置してください。良質なプリント基板レイアウトとするためには、以下のガイドラインに従ってください：

- 大電流経路は、特にグランド端子では、短くしてください。これを実行することは安定でジッタの無い動作とするために不可欠です。
- 電源配線と負荷接続は短くしてください。これを実行することは高効率のためには不可欠です。厚い銅を使ったプリント基板(1オンスではなく2オンス)を使うと、最大負荷効率を1%以上向上させることができます。プリント基板の配線を正しく配線することは難しい仕事ですが、これはミリメートル単位で行わなければならない、1mΩの過剰な抵抗配線でも測定可能な効率低下を招きます。
- CSを直接、 R_{SENSE} に接続することによって、電流検出誤差を最小化してください。
- 配線長のトレードオフを行わなければならない場合、放電経路よりもインダクタの充電経路が長くする方が望ましいと言えます。例えば、インダクタとローサイドMOSFETの間、またはインダクタと出力フィルタコンデンサ間の距離を延ばすよりも入力コンデンサとハイサイドMOSFETの間の距離が長くする方が良好です。
- 高速度のスイッチングノード(BST、LX、DH、およびDL)を敏感なアナログ領域(REF、FB、CS)から遠ざけて配線してください

レイアウト手順


- 最初に大電力部品を配置して、グランド端子を隣接させてください(Q2のソース、 C_{IN-} 、 C_{OUT-} 、D1のアノード)。可能ならば、これらのすべての接続を上面で幅の広い、銅箔に切れ目のない領域で行ってください。
- コントローラICを、MOSFET Q2に隣接して、LX、GND、およびDLのゲート駆動ラインが短く、かつ幅広くなるように、できればQ2に対向した裏面に実装してください。DLゲート配線は短く、かつ幅広く、10~20平方の範囲(MOSFETがコントローラIC GNDピンから1インチ離れていれば50ミル~100ミルの幅としてください)としてください。

3) ゲート駆動用部品(BSTダイオードおよびコンデンサ、 V_{DD} バイパスコンデンサ)はまとめてコントローラICの近くに配置してください。

4) 図9に示すようにDC-DCコントローラのグランド接続を行ってください。このダイアグラムは2つの分離されたグランドプレーンを持つと見ることができます：すべての大電力の部品が接続されるパワーグランド、および敏感なアナログ部品に対するアナロググランドプレーンです。アナロググランドプレーンとパワーグランドプレーンは、ICの直下で一点でのみ接続しなければなりません。

5) 出力パワープレーンを複数のビアを使って出力フィルタコンデンサの正および負の端子に直接接続してください。DC-DCコンバータの全体回路を負荷に可能な限り近づけて配置してください。

ピン配置



チップ情報

TRANSISTOR COUNT: 2963


PROCESS: BiCMOS

ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ

MAX8764

パッケージ

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照下さい。)



OSOP/EP5


MAXIM
PROPRIETARY INFORMATION
 TITLE: PACKAGE OUTLINE, QSDP, .150", .025" LEAD PITCH
 APPROVAL: _____ DOCUMENT CONTROL NO. 21-0055 REV C 1/1

ノートブックコンピュータ用の高精度電流制限付の 高速ステップダウンコントローラ

MAX8764

パッケージ(続き)

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照下さい。)



COMMON DIMENSIONS															
PKG. SYMBOL	16L 5x5			20L 5x5			28L 5x5			32L 5x5			40L 5x5		
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
A	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80
A1	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05
A3	0.20 REF.			0.20 REF.			0.20 REF.			0.20 REF.			0.20 REF.		
b	0.25	0.30	0.35	0.25	0.30	0.35	0.20	0.25	0.30	0.20	0.25	0.30	0.15	0.20	0.25
D	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10
E	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10
e	0.80 BSC.			0.65 BSC.			0.50 BSC.			0.50 BSC.			0.40 BSC.		
k	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	0.25	0.35	0.45
L	0.30	0.40	0.50	0.45	0.55	0.65	0.45	0.55	0.65	0.30	0.40	0.50	0.40	0.50	0.60
L1	-	-	-	-	-	-	-	-	-	-	-	-	0.30	0.40	0.50
N	16			20			28			32			40		
ND	4			5			7			8			10		
NE	4			5			7			8			10		
JEDEC	WHHB			WHHC			WHHD-1			WHHD-2			----		

EXPOSED PAD VARIATIONS												
PKG CODES	D2			E2			L	DOWN BONES ALLOWED				
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.			±0.15			
T1655-1	3.00	3.10	3.20	3.00	3.10	3.20	**	NO				
T1655-2	3.00	3.10	3.20	3.00	3.10	3.20	**	YES				
T1655N-1	3.00	3.10	3.20	3.00	3.10	3.20	**	NO				
T2055-2	3.00	3.10	3.20	3.00	3.10	3.20	**	NO				
T2055-3	3.00	3.10	3.20	3.00	3.10	3.20	**	YES				
T2055-4	3.00	3.10	3.20	3.00	3.10	3.20	**	NO				
T2055-5	3.15	3.25	3.35	3.15	3.25	3.35	0.40	YES				
T2855-1	3.15	3.25	3.35	3.15	3.25	3.35	**	NO				
T2855-2	2.60	2.70	2.80	2.60	2.70	2.80	**	NO				
T2855-3	3.15	3.25	3.35	3.15	3.25	3.35	**	YES				
T2855-4	2.60	2.70	2.80	2.60	2.70	2.80	**	YES				
T2855-5	2.60	2.70	2.80	2.60	2.70	2.80	**	NO				
T2855-6	3.15	3.25	3.35	3.15	3.25	3.35	**	NO				
T2855-7	2.60	2.70	2.80	2.60	2.70	2.80	**	YES				
T2855-8	3.15	3.25	3.35	3.15	3.25	3.35	0.40	YES				
T2855N-1	3.15	3.25	3.35	3.15	3.25	3.35	**	NO				
T3255-2	3.00	3.10	3.20	3.00	3.10	3.20	**	NO				
T3255-3	3.00	3.10	3.20	3.00	3.10	3.20	**	YES				
T3255-4	3.00	3.10	3.20	3.00	3.10	3.20	**	NO				
T3255N-1	3.00	3.10	3.20	3.00	3.10	3.20	**	NO				
T4055-1	3.20	3.30	3.40	3.20	3.30	3.40	**	YES				

NOTES:

- DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
- ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
- N IS THE TOTAL NUMBER OF TERMINALS.
- THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JEDEC 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
- DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25 mm AND 0.30 mm FROM TERMINAL TIP.
- ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
- DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
- COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
- DRAWING CONFORMS TO JEDEC MO220, EXCEPT EXPOSED PAD DIMENSION FOR T2855-1, T2855-3, AND T2855-6.
- WARPAGE SHALL NOT EXCEED 0.10 mm.
- MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.
- NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY.
- LEAD CENTERLINES TO BE AT TRUE POSITION AS DEFINED BY BASIC DIMENSION "e", ±0.05.

DALLAS SEMICONDUCTOR MAXIM

TITLE: PACKAGE OUTLINE
16, 20, 28, 32, 40L THIN QFN, 5x5x0.8mm

APPROVAL: DOCUMENT CONTROL NO. 21-0140 REV. H 2/2

-DRAWING NOT TO SCALE-

マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組み込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

23 Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600

© 2005 Maxim Integrated Products, Inc. All rights reserved. MAXIM is a registered trademark of Maxim Integrated Products, Inc.