

## MAX17509

4.5V~16V、デュアル3A、高効率、同期整流ステップダウン  
DC-DCコンバータ、抵抗設定可能

## 概要

MAX17509は、設定可能な機能を備えた2つの3Aスイッチ内蔵ステップダウンレギュレータを備えています。このデバイスは、2つの独立した単相3A電源、または2相シングル出力6A電源として設定可能です。このデバイスは、4.5V~16Vの入力で動作し、0.904V~3.782Vおよび4.756V~5.048Vの範囲と±2%のシステム精度で個別に調整可能な出力電圧を生成します。

このデバイスは、抵抗を設定ピンに接続して多数の設定可能なオプションを選択することができるため、エンドユーザーに最大限の柔軟性を提供します。このデバイスの主な2つの特長は、任意の出力電圧の自律設定補償と、ノイズ問題を軽減するためのLXスイッチノードのスルーレート設定機能です。ノイズに敏感なアプリケーションでは、例えば、FPGA、RF、およびオーディオの高速マルチギガビットトランシーバはこの独自のスルーレート制御から恩恵を受けます。SYNC入力は、複数のデバイスをシステムクロックに同期動作させるために提供されています。

MAX17509は、出力過電圧(OV)および低電圧(UV)保護、さらに、ヒカッパ/ラッチオプションが選択可能な過電流(OC)および低電流(UC)保護を備えています。このデバイスは、-40℃~+125℃の温度範囲で動作し、過熱(OT)保護用に熱検出およびシャットダウンを備えています。このデバイスは、32ピンTQFNパッケージ(5mm x 5mm)で提供されます。

## アプリケーション


- FPGAおよびDSPコア電源
- 産業用制御機器
- マルチPOL (ポイントオブロード)電源
- 基地局ポイントオブロードレギュレータ

型番はデータシートの最後に記載されています。

## 利点と特長

- DC-DCレギュレータの在庫数を削減
  - 出力電圧：0.904V~3.782Vおよび4.756V~5.048V、分解能20mV
  - 設定可能な2つの独立した出力(3A/3A)または2相シングル出力(6A)
- ノイズの問題とEMIを軽減
  - 選択可能な0/180°位相シフトを備えた可変スイッチング周波数
  - 外部周波数同期
  - 調整可能なスイッチングスルーレート
  - EN55022 (CISPR22)クラスB放射/伝導EMI規格に合格
- システム設計の容易性
  - 全セラミックコンデンサソリューション
  - 自動設定内部補償
  - 選択可能なヒカッパまたはブリックウォールモード
  - ソフトストップモード/プリバイアス起動で調整可能なソフトスタート立上り/立下り時間
  - 動作温度：-40℃~+125℃
- 高信頼性動作
  - 堅牢なフォルト保護(VIN\_UVLO、UV/OV、UC/OC、OT)
  - パワーグッド

## アプリケーション回路



## Absolute Maximum Ratings

IN <sub>-</sub> to PGND <sub>-</sub> .....	-0.3V to 22V
BST <sub>-</sub> to PGND <sub>-</sub> .....	-0.3V to 28V
BST <sub>-</sub> to LX <sub>-</sub> .....	-0.3V to 6V
BST <sub>-</sub> to VCC <sub>-</sub> .....	-0.3V to 22V
LX <sub>-</sub> to PGND <sub>-</sub> .....	-0.3V to the lower of +22V or (VIN <sub>-</sub> + 0.3V)
VCC to SGND .....	-0.3V to the lower of +6V or (VIN1 + 0.3V)
AVCC to SGND .....	-0.3V to the lower of +6V or (VIN1 + 0.3V)
OUT <sub>-</sub> , EN <sub>-</sub> , PGOOD <sub>-</sub> , SYNC, COARSE <sub>-</sub> , FINE <sub>-</sub> , SS <sub>-</sub> , MODE to SGND .....	-0.3V to 6V

PGND <sub>-</sub> to SGND .....	-0.3V to 0.3V
EP to SGND .....	-0.3V to +0.3V
Operating Temperature Range .....	-40°C to +125°C
Junction Temperature .....	+150°C
Storage Temperature Range .....	-65°C to +160°C
Lead Temperature (soldering, 10s) .....	+300°C
Soldering Temperature (reflow) .....	+260°C

## Package Thermal Characteristics (Note 2)

32 TQFN T3255+4

Continuous Power Dissipation (T<sub>A</sub> = +70°C)

32 TQFN (derate 34.5 mW/°C above +70°C)

(multilayer board) ..... 2758.6mW

Junction-to-Ambient Thermal Resistance (θ<sub>JA</sub>)

32 TQFN ..... 29°C/W

Junction-to-Case Thermal Resistance (θ<sub>JC</sub>)

32 TQFN ..... 1.7°C/W

**Note 1:** Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to [www.maximintegrated.com/jp/thermal-tutorial](http://www.maximintegrated.com/jp/thermal-tutorial).

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## Electrical Characteristics

(VIN<sub>-</sub> = 10V, V<sub>OUT</sub><sub>-</sub> = 3.3V, CVIN<sub>-</sub> = 1μF, CAVCC = 1μF, CVCC = 2.2μF, CBST<sub>-</sub> = 0.1μF, T<sub>A</sub> = T<sub>J</sub> = -40°C to +125°C, with typical value at T<sub>A</sub> = 25°C, unless otherwise stated) (See [Typical Application Circuits](#)) (Note 1).

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>INPUT SUPPLY VIN<sub>-</sub></b>						
IN1-2 Voltage Range	VIN_RANGE		4.5		16	V
IN1 Standby Current	IIN1_STBY	EN1-2 = SGND (shutdown)		1	1.9	mA
IN2 Standby Current	IIN2_STBY	EN1-2 = SGND (shutdown)		10	20	μA
IN1-2 Undervoltage Lockout	VIN_UVLO_R	Rising	4.0	4.2	4.4	V
	VIN_UVLO_F	Falling	3.2	3.4	3.6	V
IN1-2 Undervoltage Lockout for V <sub>OUT</sub> ≥ 4.75V	VIN_UVLO_R 5VOUT	Rising	5.8	6.0	6.2	V
	VIN_UVLO_F 5VOUT	Falling	4.1	4.3	4.5	V
<b>ENABLES</b>						
EN <sub>-</sub> Rising Threshold	EN_TH_R		1242	1262	1287	mV
EN <sub>-</sub> Threshold Hysteresis	EN_TH_HYS			250		mV
EN <sub>-</sub> Input Leakage Current	EN_ILEAK	V <sub>EN</sub> = 5V, T <sub>A</sub> = 25°C	-100	0	100	nA
<b>LDO</b>						
V <sub>CC</sub> Output Voltage Range	VCC_RANGE	6V < V <sub>IN1</sub> < 16V		4.5		V
V <sub>CC</sub> Output Voltage (Dropout)	VCC_DROP	V <sub>IN1</sub> = 4.5 V, I <sub>VCC</sub> = 20mA	4.3			V
V <sub>CC</sub> Current Capability	I_VCC	V <sub>CC</sub> = 4.3V, V <sub>IN1</sub> = 6V	50			mA
<b>INTERNAL CHIP INPUT SUPPLY</b>						
AVCC UVLO	AVCC_TH_R	Rising			3.9	V
	AVCC_TH_F	Falling	3.2			V

**Electrical Characteristics (continued)**

(VIN\_ = 10V, VOUT\_ = 3.3V, CVIN\_ = 1μF, CAVCC = 1μF, CVCC = 2.2μF, CBST\_ = 0.1μF, TA = -40°C to +125°C with typical value at TA = 25°C, unless otherwise stated) (See [Typical Application Circuits](#)) (Note 1).

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>CONFIGURATION PINS</b>						
COARSE_, FINE_, SS_, MODE pins Analog Resolution	#BITS_L			4		Bits
<b>THERMAL SHUTDOWN</b>						
Thermal Shutdown Threshold	TW_TH	Temperature rising (Note 3)		160		°C
Thermal Shutdown Hysteresis	TW_HYS	Temperature falling (Note 3)		20		°C
<b>SYNCHRONIZATION</b>						
SYNC Threshold Level High	SYNC_H		1.8			V
SYNC Threshold Level Low	SYNC_L				0.6	V
SYNC Frequency Range	SYNC_FREQ1	6V < VIN_ < 16V	0.9		1.3	MHz
	SYNC_FREQ2	4.5V ≤ VIN_ ≤ 6V	0.45		2.2	MHz
Minimum SYNC Pulse Width	SYNC_PW		30			ns
SYNC Pull-Down Resistance	SYNC_PD			1		MΩ
<b>POWER SWITCHES</b>						
High-Side RDSon	HS RON	For converter 1,2		50	90	mΩ
Low-Side RDSon	LS RON	For converter 1,2		50	90	mΩ
LX_ Leakage Current	LX_LEAK	V <sub>LX</sub> = V <sub>IN</sub> - 1V, V <sub>LX</sub> = V <sub>PGND</sub> + 1V, TA = 25°C			5	μA
BST_ On resistance	BST RON	Note: Min BST capacitance = 10nF; I <sub>BST</sub> = 10mA, V <sub>CC</sub> = 5V		4.5		Ω
<b>OSCILLATOR</b>						
Minimum Off-Time	TOFF_MIN	Set by the internal clock. (Note 2)			6.5	%T <sub>SW</sub>
Frequency Range	FREQ_RANGE1	1MHz; 6V < VIN_ < 16V		1000		kHz
	FREQ_RANGE2	500kHz, 1MHz, 1.5MHz, 2MHz; 4.5V ≤ VIN_ ≤ 6V	500		2000	kHz
Frequency Accuracy	FREQ_1MHZ	F <sub>SW</sub> = 1MHz	969		1030	kHz
Frequency Accuracy Range 1	FREQ_ACC1	F <sub>SW</sub> = 500kHz and 2MHz	-3.1		+3	%
Frequency Accuracy Range 2	FREQ_ACC2	F <sub>SW</sub> = 1.5MHz. (Note 3)	-4		+4	%
<b>OUTPUT VOLTAGE</b>						
VOUT1-2 Output Voltage Accuracy	VOUT_0.9V	No load output voltage accuracy T = 25°C; V <sub>OUT</sub> = 0.9V; 4.5V < VIN_ < 16V. COARSE_ = 0010; FINE_ = 1101.	0.8927	0.9045	0.9166	V
	VOUT_1.2V	No load output voltage accuracy T = -40°C to 125°C; V <sub>OUT</sub> = 1.2V; 4.5V < VIN_ < 16V COARSE_ = 0011; Fine_ = 1100	1.1750	1.1990	1.2230	V

**Electrical Characteristics (continued)**

(VIN\_ = 10V, VOUT\_ = 3.3V, CVIN\_ = 1μF, CAVCC = 1μF, CVCC = 2.2μF, CBST\_ = 0.1μF, TA = -40°C to +125°C with typical value at TA = 25°C, unless otherwise stated) (See [Typical Application Circuits](#)) (Note 1).

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
VOUT1-2 Output Voltage Lower Range	VOUT_RANGE_L	8-bit resolution over 5.048V range. LSB = ~20mV; Min_VOUT = 0010 1101; Max_VOUT = 1011 1111.	0.9045		3.786	V
VOUT1-2 Output Voltage Higher Range	VOUT_RANGE_H	8-bit resolution over 5.048V range. LSB = ~20mV; Min_VOUT = 11xx 0000; Max_VOUT = 11xx 1111.	4.752		5.048	V
OUT_ Pull-Down Resistance	OUT_RES	VOUT1-2 = 3.3V; ADDR = Disabled TA = 25°C	30	42.5	55	kΩ
<b>OUTPUT VOLTAGE FAULT THRESHOLDS</b>						
Overvoltage Threshold	OV_TH	VOUT1-2 = 0.9V	116.4	119.7	122.9	%VOUT
Undervoltage Threshold	UV_TH	VOUT1-2 = 0.9V	78.1	79.9	81.7	%VOUT
Power Good Threshold High	PGOOD_H	VOUT1-2 = 0.9V	111.8	114.6	116.8	%VOUT
Power Good Threshold Low	PGOOD_L	VOUT1-2 = 0.9V	84.0	86.1	88.1	%VOUT
<b>SOFT-START/STOP TIME</b>						
Programmable Soft-Start Time Duration	SS_00		0.850	1	1.150	ms
	SS_01		3.40	4	4.60	ms
	SS_10		6.80	8	9.20	ms
	SS_11		13.60	16	18.40	ms
<b>CURRENT LIMIT</b>						
Buck1,2 LS Peak Current Limit Fault Threshold	ILIM	(Note 4)	3.59	4.2	4.7	A
Buck1,2 LS Runaway Current Limit Fault Threshold	IRWY	(Note 4)	4.72	5.6	6.82	A
Number of Peak Current Limit Events Before LATCHOFF	#ILIM			7		Events
Number of Runaway Current Limit Events Before HICCUP or LATCHOFF	#RWY			1		Event
Buck HICCUP Timeout	THICCUP	Cycles of programmable soft-start time before retry		64		Cycles

Note 1: Limits are 100% tested at TA = 25°C. Maximum and Minimum limits are guaranteed by design and characterization over temperature










Note 2: Design Guaranteed by ATE characterization. Limits are not production tested

Note 3: Guaranteed by design; not production tested

Note 4: Current Limit and Runaway thresholds tracks in value and in temperature (see [Typical Operating Characteristics](#) section).


標準動作特性

( $C_{VIN\_} = 10\mu F$ ,  $C_{AVCC} = 1\mu F$ ,  $C_{VCC} = 2.2\mu F$ ,  $C_{BST\_} = 0.1\mu F$ ,  $f_{SW} = 1MHz$ ,  $T_A = +25^\circ C$  unless otherwise stated, default state on configuration setting.)





標準動作特性(続き)

( $C_{VIN\_}$  = 10 $\mu$ F,  $C_{AVCC}$  = 1 $\mu$ F,  $C_{VCC}$  = 2.2 $\mu$ F,  $C_{BST\_}$  = 0.1 $\mu$ F,  $f_{SW}$  = 1MHz,  $T_A$  = +25°C unless otherwise stated, default state on configuration setting.)




標準動作特性(続き)

(CVIN\_ = 10μF, CAVCC = 1μF, CVCC = 2.2μF, CBST\_ = 0.1μF, f<sub>SW</sub> = 1MHz, T<sub>A</sub> = +25°C unless otherwise stated, default state on configuration setting.)




**RADIATED EMISSIONS (EN55022 Class B)**

V<sub>IN</sub> = 12V, V<sub>OUT1</sub> = 3.3V, I<sub>OUT</sub> = 2A,  
V<sub>OUT2</sub> = 1.2V, I<sub>OUT</sub> = 2A





## ピン配置



## 端子説明


端子	名称	機能
1	OUT1	レギュレータ1のフィードバックレギュレーションポイント。OUT1をレギュレータ1の出力に接続して出力電圧を検出してください。
2, 3	PGND1	レギュレータ1の大電流グランド接続。レギュレータ1の出力コンデンサと入力コンデンサの負の端子をPGND1に接続してください。PGND1を外部の1点でSGNDに接続してください。
4, 5	LX1	レギュレータ1のインダクタ接続。LX1をインダクタのスイッチング側に接続してください。
6, 7	IN1	レギュレータ1および内蔵5V LDOの入力電源。できる限りデバイスの近くに配置した10 $\mu$ Fと0.1 $\mu$ FのセラミックコンデンサでIN1をPGND1に接続してください。
8	BST1	レギュレータ1のハイサイドゲートドライバ電源。BST1とLX1間に0.1 $\mu$ Fのセラミックコンデンサを接続してください。
9	PGOOD1	レギュレータ1のオープンレインのパワーグッド出力。OUT1が通常のレギュレーションポイントを15% (typ) 上回るか下回っている場合、PGOOD1はローです。ソフトスタート時、およびディセーブルまたはフォルト応答によるデバイスのシャットダウン時には、PGOOD1はローにアサートします。OUT1が安定化状態のとき、PGOOD1はハイインピーダンスになります。ロジック信号を得るために、5.5V以下の正の電圧に接続した外付け抵抗(10k $\Omega$ )でPGOOD1をプルアップしてください。
10	SGND	信号グランド接続。通常は出力コンデンサのグランドに近い1点でSGNDをPGND <sub>-</sub> に接続してください。
11	AVCC	内部アナログ回路の入力。AVCCとSGND間に1 $\mu$ F (min)のセラミックコンデンサを接続してください。28 $\Omega$ の抵抗によって内部でVCCに接続されています。
12	VCC	内蔵5V LDOの出力。ローサイドゲートドライバ電源として機能します。VCCとPGND <sub>-</sub> 間に2.2 $\mu$ Fのセラミックコンデンサを接続してください。



## 端子説明(続き)

端子	名称	機能
13	SYNC	外部クロック同期入力。外部クロックを接続し、レギュレーションによる安定動作の開始前に内部スイッチング周波数の0.7~2.75倍(制限範囲: 450kHz~2.2MHz)に周波数同期させてください。
14	N.C.	この端子をグランドに接続してください。
15	MODE	モード選択端子。以下を選択するための設定入力。 - 2つの個別出力または1つの2相出力モード - 位相シフト(0または180°) - 内部クロック周波数(5V <sub>IN</sub> で500kHz/1.0MHz/1.5MHz/2MHz、または12V <sub>IN</sub> で1.0MHz)
16	PGOOD2	レギュレータ2のオープンレインのパワーグッド出力。OUT2が通常のレギュレーションポイントを15% (typ) 上回るか下回っている場合、PGOOD2はローです。ソフトスタート時、およびディセーブルまたはフォルト応答によるデバイスのシャットダウン時には、PGOOD2はローにアサートします。OUT2が安定化状態のとき、PGOOD2はハイインピーダンスになります。ロジック信号を得るために、5.5V以下の正の電圧に接続した外付け抵抗(10kΩ)でPGOOD2をプルアップしてください。
17	BST2	レギュレータ2のハイサイドゲートドライバ電源。BST2とLX2間に0.1μFのセラミックコンデンサを接続してください。
18, 19	IN2	レギュレータ2の入力電源。できる限りデバイスの近くに配置した10μFと0.1μFのセラミックコンデンサでIN2をPGND2に接続してください。
20, 21	LX2	レギュレータ2のインダクタ接続。LX2をインダクタのスイッチング側に接続してください。
22, 23	PGND2	レギュレータ2の大電流グランド接続。レギュレータ2の出力コンデンサと入力コンデンサの負の端子をPGND2に接続してください。PGND2を外部の1点でSGNDに接続してください。
24	OUT2	レギュレータ2のフィードバックレギュレーションポイント。OUT2をレギュレータ2の出力に接続して出力電圧を検出してください。
25	EN2	レギュレータ2のイネーブル端子。EN2の電圧は内部コンパレータリファレンスと比較され、いつレギュレーションをイネーブルするかが決定されます。レギュレータ2をイネーブルする場合は、AVCCにプルアップするか、またはオプションでIN2とEN2およびSGND間の抵抗分圧器に接続してUVLOレベルを設定してください。レギュレータ2をディセーブルする場合は、EN2をSGNDにプルダウンしてください。
26	COARSE2	レギュレータ2の出力電圧設定(粗調整)
27	FINE2	レギュレータ2の出力電圧設定(微調整)
28	SS2	レギュレータ2のソフトスタート/ストップ時間設定およびLxスルーレート選択端子
29	SS1	レギュレータ1のソフトスタート/ストップ時間設定および過電流応答選択端子
30	FINE1	レギュレータ1の出力電圧設定(微調整)
31	COARSE1	レギュレータ1の出力電圧設定(粗調整)
32	EN1	レギュレータ1のイネーブル端子。EN1の電圧は内部コンパレータリファレンスと比較され、いつレギュレーションをイネーブルするかが決定されます。レギュレータ1をイネーブルする場合は、AVCCにプルアップするか、またはオプションでIN1とEN1およびSGND間の抵抗分圧器に接続してUVLOレベルを設定してください。レギュレータ1をディセーブルする場合は、EN1をSGNDにプルダウンしてください。
	EP	エクスポーズドパッド。放熱性を向上させるために、EPをSGNDと同電位の大面积の銅プレーンに接続してください。EPを単独でSGNDのグランド接続として使用しないでください。

ファンクションダイアグラム



## 詳細

MAX17509は、バレー電流モード、同期整流パルス幅変調(PWM)バックレギュレータで、2つの個別の3A出力(図1を参照)または1つの6A出力(図2を参照)のいずれかを供給するように設計されています。このデバイスは4.5V~16Vの入力電圧範囲で動作し、0.904V~3.782Vと4.756V~5.048Vの範囲において20mVステップで個別に調整可能な出力電圧を生成します。全負荷、ライン、および温度範囲にわたるシステム精度は±2%です。外付け抵抗の設定のみを使用して電源ソリューションを完成させることができます。自己設定される内部補償方式を採用しているため、補償パラメータの計算が不要な簡素なプラグアンドプレイソリューションを実現可能です。

MAX17509は、最大6Vの入力電源レールの場合に500kHz、1MHz、1.5MHz、または2MHzのいずれかを選択可能なスイッチング周波数をサポートします。電源レールが6V以上の場合、スイッチング周波数は1MHzにのみ設定可能です。このデバイスは、外部クロックへの同期が可能ですが(詳細については、「[スイッチング周波数/外部同期/位相シフト](#)」の項を参照)。2つのレギュレータ間の位相シフトは、0または180°のいずれかに設定可能です。設定可能なスイッチングスルーレートによって、電磁適合性を最適化することができます。シーケンシング用に、このデバイスはイネーブル入力、パワーグッド出力、ソフトスタート時間の調整機能、およびオプションでソフトストップを備えたパワーダウンを提供します。可変ソフトスタートは、内部リファレンス電圧を徐々に立ち上げることによって突入電流を低減し、グリッチなしにプリバイアス出力への起動も行います。保護機能には、ヒステリシスを備えた内蔵入力低電圧ロックアウト(UVLO)、無損失、サイクル単位の電流制限、ヒカップモード出力短絡保護、低電圧/過電圧保護、およびサーマルシャットダウンが含まれます。

### 入力電源(IN<sub>N</sub>)/内蔵リニアレギュレータ(V<sub>CC</sub>)

入力電源電圧(V<sub>IN</sub>)は、4.5V~16Vの電圧範囲に対応する内蔵レギュレータの入力電源です。さらに、V<sub>IN1</sub>の高電圧入力電源からそれ自体のバイアスを提供するための内蔵リニアレギュレータ(V<sub>CC</sub>)を備えています。V<sub>CC</sub>バイアス電源は、最大50mA (typ)の電流を内蔵MOSFETのゲートドライバに直接供給し、AVCC端子を介してアナログコントローラ、リファレンス、およびロジックブロックに供給します。リニアレギュレータの過電流スレッショルドは約150mAです。V<sub>CC</sub>で過電流事象が発生すると、電流が制限され、V<sub>CC</sub>の電圧が低下を開始します。

より高い5.0V~16Vの入力電圧(V<sub>IN1</sub>)では、V<sub>CC</sub>は4.5Vに安定化されます。5.0Vまたはそれ以下では、内蔵リニアレギュレータがドロップアウトモードで動作し、V<sub>CC</sub>はV<sub>IN1</sub>に追従します。入力電圧が5.5V以下の場合、内蔵

LDOをバイパスすることによって効率を高めるため、V<sub>IN1</sub>とV<sub>CC</sub>を相互に接続してMAX17509に直接給電してください。V<sub>CC</sub>が外部から給電され、V<sub>IN1</sub> < V<sub>CC</sub>の場合、スイッチング動作は抑制されます。5.5V以上の入力電圧範囲の場合は、内蔵レギュレータを使用してください。デバイスの近くに配置した低ESR、0.1μFと10μFまたはそれ以上のセラミックコンデンサでV<sub>IN</sub>をPGND<sub>N</sub>に接続し、低ESR、2.2μFのセラミックコンデンサでV<sub>CC</sub>をPGND<sub>N</sub>に接続してください。

入力バイアス電源がUVLO立上りスレッショルドの4.2V (typ)を上回ると、レギュレータは出力電圧の安定化を許可されます。V<sub>IN</sub>の電圧が入力低電圧ロックアウト(V<sub>IN</sub>\_UVLO)スレッショルドの3.4V (typ)以下の場合、コントローラはスイッチングを停止し、V<sub>IN</sub>の電圧が回復するまでハイサイドとローサイドの両方のゲートドライバをオフにします。5Vの範囲の出力電圧が選択された場合、それぞれのチャンネルの適切な起動を可能にするため、V<sub>IN</sub>\_UVLOの立上りスレッショルドが変化します。この場合、V<sub>IN</sub>\_UVLOの値は6Vの立上りスレッショルドと4.3Vの立下りスレッショルドです。デバイスが安定化を開始する基準については、「[ソフトスタート/ソフトストップおよびプリバイアス状態](#)」の項を参照してください。

### 内部チップ電源の入力電圧範囲(AVCC)

AVCCは、内部アナログ回路の入力です。AVCCの入力低電圧ロックアウト(AVCC\_UVLO)回路は、4.5VのAVCC電源がそのAVCC\_UVLOスレッショルドである3.2V (typ)以下の場合、スイッチングを抑制します。5Vバイアス電源のAVCCがそのUVLO立上りスレッショルドを上回り、EN1およびEN2がバックコントローラをイネーブルすると、コントローラはスイッチングを開始し、出力電圧がソフトスタートを使用して増大し始めます。デバイスの近くに配置した低ESR、1μFまたはそれ以上のセラミックコンデンサで、AVCCをSGNDに接続してください。

### 端子設定によるデバイスの設定

MAX17509による電源ソリューションは、7つの設定端子を使用して完全に設定することができます。設定端子は、MODE、SS[1,2]、COARSE[1,2]、およびFINE[1,2]です。抵抗値を高信頼性で認識させるため、設定端子とSGND間に1%抵抗を接続し、トレース長を3cm以下にしてトレース容量を最小限に抑えてください。これらの端子は、AVCCの電圧がAVCC\_TH\_R以上のときに1度読み取られます。AVCCがAVCC\_TH\_F以下に低下した後でAVCC\_TH\_Rを上回ると、これらの端子が再読み取りされます。デバイスの設定には、固定2ms (typ)の合計時間が必要です。この時間の間、EN<sub>N</sub>の信号は無視され、スイッチング動作はその後にのみ発生が許可されます。

MODE端子は、単相(2つの出力)と2相(1つの出力)の選択、2つのレギュレータ間のPWMの相対位相シフトの設定、および内部スイッチング周波数の設定を行います。SS1は、両方のレギュレータのOCP動作のブリックウォール/ラッチオフとヒカップの選択、およびレギュレータ1のソフトストップのイネーブル/ディセーブルとソフトスタート/ストップ時間の設定を行います。SS2は、両方のレギュレータの最大または最小Lxスルーレートの選択、およびレギュレータ2のソフトストップのイネーブル/ディセーブルとソフトスタート/ストップ時間の設定を行います。MODE、SS[1,2]、

COARSE[1,2]、およびFINE[1,2]は、16種類の選択が可能です。

設定端子は、ピンストラッピングと抵抗による設定の両方に反応し、設定の概要を表1に示します。この表は、抵抗値とインデックス番号の対応関係も示しています。ピンストラップには、V<sub>CC</sub>、OPEN、GNDの3段階のレベルがあります。V<sub>CC</sub>とOPENは、同じ設定結果になります。各端子の抵抗値は相互に個別で、表2は設定のシナリオの例を示します。各機能の動作の詳細については、この後それぞれに対応する項で説明します。

表1. 抵抗による設定の概要

INDEX	1% RES. (kΩ)	MODE			SS1			SS2			COARSE_ VOUT (V)	FINE_ VOUT (V)	
		MODE	PHASE SHIFT	FSW	OC	SSTOP1	TSS1 (ms)	LX- SLEW	SSTOP2	TSS2 (ms)			
0	475 (OPEN or VCC)	TWO SINGLE-PHASE INDEPENDENT OUTPUTS	180°	500kHz	BRICKWALL AND LATCHOFF	DISABLE	1	MAXIMUM	DISABLE	1	0.650	0.000	
1	200			1.0MHz			4			4		0.019	
2	115			1.5MHz			8			8		0.037	
3	75			2.0MHz			16			16		0.057	
4	53.6		0°	500kHz		ENABLE	1		MINIMUM	ENABLE	1	1.281	0.078
5	40.2			1.0MHz			4				4	1.597	0.097
6	30.9			1.5MHz			8				8	1.912	0.115
7	24.3			2.0MHz			16				16	2.228	0.135
8	19.1	DUAL-PHASE, SINGLE-OUTPUT	180°	500kHz	HICCUP	DISABLE	MINIMUM	DISABLE	1	2.543	0.157		
9	15			1.0MHz					4	4	2.859	0.176	
10	11.8			1.5MHz					8	8	3.174	0.194	
11	9.09			2.0MHz					16	16	3.490	0.213	
12	6.81			500kHz		ENABLE		1	4.756 (7V VIN)	0.235			
13	4.75			1.0MHz				4	4.756 (9V VIN)	0.254			
14	3.01			1.5MHz				8	4.756 (12V VIN)	0.272			
15	GND			2.0MHz				16	4.756 (16V VIN)	0.291			

表2. 抵抗による設定の例

SETTINGS	MODE	SS1	SS2	COARSE1	FINE1	COARSE2	FINE2
MODE = Single-Phase (Two Outputs), 180° Phase-Shift, 1MHz SS1 = Hiccup OCP, Soft-Stop 1 Disabled, Soft-Start Time 1 = 8ms SS2 = Maximum Lx-Slew Rate, Soft-Stop 2 Enabled, Soft-Start Time 2 = 16ms  Note: 12VIN VOUT1 = 5.0V (4.756V + 0.254V) VOUT2 = 1.2V (0.966V + 0.235V)	200kΩ	11.8kΩ	24.3kΩ	3.01kΩ	4.75kΩ	75kΩ	6.81kΩ
MODE = Dual-Phase (Single Output), 180° Phase-Shift, 2.0MHz SS1 = Brickwall and Latchoff OCP, Soft-Stop 1 Disabled, Soft-Start Time 1 = 4ms SS2 = Minimum Lx-slew Rate  VOUT = 1.8V (1.597V + 0.194V)	9.09kΩ	200kΩ	GND	40.2kΩ	11.8kΩ	40.2kΩ	11.8kΩ

**EN\_**

レギュレータは、端子設定によるデバイスの設定が完了した後、EN\_の電圧がEN\_TH\_Rレベルである1.262V (typ)以上のときに出力電圧の安定化を開始することができます。EN\_がEN\_TH\_F以下の場合、レギュレータはディセーブルされます。

入力電圧が十分高いときにデバイスが自動的にイネーブルされるように設定するには、EN\_をAVCCに接続してください。オプションとして、VIN\_によってデバイスがオンになる電圧を設定する場合は、IN\_とGND間に抵抗分圧器を接続し(図1)、分圧器のセンターノードをEN\_に接続してください。R<sub>U</sub>を10k~100kΩの範囲で選択した後、R<sub>B</sub>を次のように計算してください。

$$R_B = R_U \times \left[ \frac{1.262}{V_{IN_U} - 1.262} \right]$$

ここで、V<sub>IN\_U</sub>はデバイスをオンにする電圧です。可変出力電圧のデバイスの場合、IN\_が0.93 x V<sub>OUT</sub>以上であることを確保してください。

**ソフトスタート/ソフトストップおよびプリバイアス状態**

対応するEN\_をEN\_の立上りスレッショルド以上に駆動することによってレギュレータがイネーブルされると、ソフトスタート回路はソフトスタート時間の中にリファレンス電圧を徐々に立ち上げて起動時の入力サージ電流を低減します。デバイスは正のインダクタ電流のみが発生するようにスイッチング動作を制御した後、ソフトスタートの最後で徐々にPWMモードに移行します。デバイスがソフトスタートを開始するには、以下の条件を満たす必要があります。

- 1) AVCC\_が3.9V (max)のAVCC立上りスレッショルド(AVCC\_TH\_R)以上
- 2) 端子設定の読み取りが完了
- 3) IN\_が4.4V (max)のIN低電圧ロックアウトスレッショルド(VIN\_UVLO\_R)以上
- 4) EN\_が1.3V (max)のEN立上りスレッショルド(EN\_TH\_R)以上
- 5) デバイスの温度が160℃のサーマルシャットダウンスレッショルド以下

SS\_端子は、1、4、8、16msのソフトスタート時間の選択およびソフトストップオプションのイネーブルに使用されます。デフォルトの設定は、ソフトスタート時間が8msで、ソフトストップはディセーブルです。V<sub>OUT</sub> ≥ 2.5Vの場合、4ms (min)のソフトスタート時間を使用してください。

起動シーケンスには、最初の出力電圧に応じて2つのシナリオがあります。どちらのシナリオでも、UVおよびOVはディセーブルされ、過電流保護はブリックウォールモード(±4.2A)で動作します。デバイスが目標以下の初期出力電圧から開始する場合、デバイスは出力から電流をシンクし




図 1. 可変 EN 回路

ないことによって出力電圧の一時的低下を発生させません。目標以上の初期出力電圧から開始する場合、デバイスは内部リファレンス電圧を512μsで0Vまで低下させることによって出力電圧をスムーズに放電した後、ソフトスタートシーケンスを開始します。この放電期間には、負電流制限が徐々に増大されて最大4.2Aの負電流を許容し、出力電圧の突然の低下を防止します。その後のソフトスタートシーケンスで、デバイスはハイサイドとローサイドの両方のスイッチを作動させ、内部リファレンスを目標レベルまで増大させます。

ソフトストップオプションを使用すると、デバイスのディセーブル時、ソフトストップ回路はソフトスタート時間と同じ時間でリファレンス電圧を徐々に低下させ、出力コンデンサの残りエネルギーを制御された形で放電させます。ソフトストップイベント時、フォルトは起動時と同様にマスクされ、ヒカップが設定されている場合もフォルト後にヒカップは発生しません。適切なソフトストップシーケンスを確保するため、デバイスをPWMモードにする必要があります。それには、EN\_信号の持続時間をソフトスタート時間より長くする必要があります。ソフトストップは2つの個別出力構成でのみ使用し、1つの2相出力モードでは使用しないでください。

**スイッチング周波数/外部同期/位相シフト**

MAX17509は、最大6Vまでの入力電源レールの場合、500kHz、1MHz、1.5MHz、または2MHzのいずれかを選択可能なスイッチング周波数をサポートします。電源レールが6V以上の場合、スイッチング周波数は1MHzにのみ設定可能です。高周波数の動作は、最小の部品サイズ、出力リップルの低減、および過渡応答の改善に対してアプリケーションを最適化しますが、引き替えにスイッチング損失が増大するため効率が低下します。低周波数の動作は最高の全体的効率を提供しますが、代償として部品サイズと基板スペースが増大します。また、このデバイスはレギュレータ間の相対PWM位相シフトを同位相(0°)またはイン



タリーブ(180°逆位相)に設定するオプションも提供します。同位相に設定した場合、レギュレータ2のローサイドMOSFETはレギュレータ1と同時にオンになります。逆位相に設定した場合、レギュレータ2のローサイドMOSFETはスイッチング周期の半分に相当する時間遅延でオンになります。両方のレギュレータの瞬間入力電流ピークはオーバーラップしないため、結果としてRMSリップル電流と入力電圧リップルが低減します。これによって、必要な入力コンデンサのリップル電流定格が低減され、より少数または低コストのコンデンサの使用が可能になり、電磁干渉(EMI)に対するシールドの要件が低減されます。MODE端子に接続する抵抗によって、所望のスイッチング周波数、位相シフト、および個別出力/2相動作を設定することができます。

このデバイスは、12V<sub>IN</sub>の範囲では1.0MHzの内部スイッチング周波数、5V<sub>IN</sub>の範囲では内部スイッチング周波数の0.7~2.75倍(制限範囲: 450kHz~2.2MHz)に対してレギュレーションが安定動作を開始する前に、900kHz~1.3MHzの範囲内の周波数を持つ外部クロック信号をSYNCに接続することによって、外部クロックに同期させることができます。低スイッチング周波数の場合、プリセットのピーク電流制限ではインダクタピーク電流の増大によって有効DC電流制限が低くなる傾向がありますが、より高いインダクタンス値を選択することによって補償可能です。レギュレータ1のハイサイドMOSFETは、SYNC信号の立上りエッジを基準としてスイッチング周期の58%(210°)に相当する時間遅延でオフになり、レギュレータ2のハイサイドMOSFETは相対位相シフトの設定に応じてオンになります。外部クロックのハイの最小パルス幅は30ns以上にしてください。

### 単相および2相モード

MODE端子は、MAX17509を2つの単相個別出力を生成するレギュレータまたは1つの2相出力レギュレータとして構成するために使用されます。単相モードでは、各位相の部品選択および動作は相互に個別です。

2相モードでは、2つの位相はPWMの相対位相シフトが180°で最大6Aの共有の出力電流を供給するように動作します。インダクタの選択は同じである必要があり、EN<sub>1</sub>を相互に接続してください。両方の位相の設定は、レギュレータ1の設定(OC、SSTOP、TSS、COARSE1、FINE1)によって決定されます。この場合も、SS2はピンストラッピングのみを使用するオプションによって両方の位相のLxスルー

を設定するために必要です(Lxスルーレートを最大にする場合はV<sub>CC</sub>にプルアップ、最小にする場合はGNDにプルダウン)。OCP動作は、ブリックウォールおよびラッチオフオプションに設定することが推奨されます。動作および機能の振る舞い(起動/シャットダウン、安定化、フォルト応答)は2つの位相間で同一になります。

### 出力電圧の設定(COARSE\_およびFINE\_)と検出(VOUT\_)

COARSE\_およびFINE\_端子は、MAX17509の各レギュレータの出力範囲を20mVステップで0.904V~3.782Vおよび4.756V~5.048Vに設定します。ただし、デバイスが最大デューティサイクルの仕様を超えるのを防止するために十分な量だけ入力電圧が所望の出力電圧より高いことが条件です。VOUT\_は、出力電圧の監視および障害検出に使用される出力電圧フィードバックを検出します。VOUT\_をレギュレーションポイントに直接接続してください。

目標の出力電圧は、粗電圧(COARSE\_)とオフセット(FINE\_)の合計によって達成されます。抵抗の値は、表1のインデックス番号と抵抗の値のクロスリファレンスによって見つけることができます。目標の出力電圧が0.904V~3.782Vの範囲の場合、2つの抵抗のインデックスを(式2および3)から見つけることができます(V<sub>COARSE</sub>の最小値は0.904V)。4.756V~5.048Vの場合、COARSE\_の抵抗は12~15のインデックスで入力電圧に基づいて選択され、FINE\_の抵抗は(式3)から見つけることができます(ここで、V<sub>OUTCOARSE</sub>は4.756V)。表3は、標準的な出力電圧に対する抵抗の設定を示します。

$$V_{OUT} = \left( \frac{5.048}{256} [16 \times \text{Index}_{COARSE} + 1 + \text{Index}_{FINE}] \right)$$

(式1) 0.904V ≤ V<sub>OUT</sub> ≤ 3.782V (min)の場合  
Index<sub>COARSE</sub> = 2

$$\text{Index}_{COARSE} = \text{Integer} \left( \frac{1}{16} \left[ \frac{256 \times V_{OUT}}{5.048} - 1 \right] \right)$$

(式2) 0.904V < V<sub>OUT</sub> < 3.782Vの場合

$$\text{Index}_{FINE} = \text{Integer} \left( \frac{256}{5.048} [V_{OUT} - V_{OUTCOARSE}] \right)$$

(式3)



表3. 一般的な出力電圧に対するV<sub>OUT</sub>の設定

V <sub>OUT</sub> (V)	COARSE INDEX	FINE INDEX	COARSE RESISTOR	FINE RESISTOR
0.9	2	13	115k	4.75k
1.0	3	2	75k	115k
1.2	3	12	75k	6.81k
1.5	4	11	53.6k	9.09k
2.0	6	5	30.9k	40.2k
2.5	7	14	24.3k	3.01k
3.0	9	7	15.0k	24.3k
3.3	10	7	11.8k	24.3k
5.0 (7V V <sub>IN</sub> )	12	13	6.81k	4.75k
5.0 (9V V <sub>IN</sub> )	13		4.75k	
5.0 (12V V <sub>IN</sub> )	14		3.01k	
5.0 (16V V <sub>IN</sub> )	15		GND	

### ハイサイドゲートドライバ電源(BST<sub>+</sub>)

ハイサイドMOSFETは、BST<sub>+</sub>とDH<sub>+</sub>間の内部スイッチを閉じてブートストラップコンデンサの(BST<sub>+</sub>)電荷を内蔵ハイサイドMOSFETのゲートに移動させることによってオンになります。この電荷は、ハイサイドMOSFETがオフになり、LX<sub>+</sub>の電圧がグランド電位に低下して、コンデンサの負の端子を同じ電位にするとときにリフレッシュされます。それと同時に、ブートストラップダイオードによってブートストラップコンデンサの正の端子が再充電されます。ブーストコンデンサは、最小値が100nFの低ESRのセラミックコンデンサにしてください。

### 可変スイッチングスルーレート

LXのスイッチング遷移時間の短縮には、効率の向上という利点があります。しかし、LXスルーノードの高速スルーイングは、相対的に高い放射EMIという結果につながります。MAX17509は、FPGAアプリケーションにおけるマルチGBトランシーバ電源などの敏感なアプリケーションのノイズ要件に対応するため、LXスイッチングノードのスルーレートを設定する機能を備えています。SS2端子は、両方のレギュレータのLxスルーレートを最大(5V/ns)または最小値(0.25V/ns)のいずれかに設定することができます。

### 電流保護(UC/OC/OCR)および再試行の設定 (ヒカップまたはブリックウォール/ラッチオフ)

電流保護回路は、全スイッチング動作にわたって内蔵のハイサイドとローサイドの両方のMOSFETを流れる出力電流レベルを監視し、過負荷および短絡状態時にそれらのMOSFETを保護します。正のピーク電流制限(OC)、負の低バレー電流制限(UC)、および正の暴走過電流(OCR)

制限は、3種類の電流フォルト事象です。正のピーク電流制限は、負荷の要求がレギュレータの能力以上(過負荷)の場合に発生します。負のバレー電流制限は、レギュレータが電流をシンクする場合、すなわち目標の出力電圧レベル以上からのソフトスタート時やソフトストップ時など、デバイスが出力から逆にエネルギーを消費する場合に発生します。OCRは、出力がグランドに短絡し、インダクタ両端の電圧が不十分で適切な放電が行われない状態で、サイクル単位のスイッチングによって電流が急速に増大した場合に発生します。OCR電流制限は電流レベルが5.6A (typ)に達した場合に行われ、出力低電圧(UV)または出力過電圧(OV)事象によるフォルト応答と同様に、レギュレータは直ちにシャットダウンします。

SS1端子は、UC/OC保護によるフォルト応答に加えて、これらのフォルト事象後に安定化を再試行するオプションを設定します。UC/OC保護によるフォルト応答の2つのオプションは、(1)ヒカップと(2)ブリックウォールおよびラッチオフです。

ヒカップ設定の場合、UC/OC電流フォルト保護は直ちにシャットダウンするよう設定され、レギュレータはUC/OC/OCR/UVまたはOVの発生後直ちにシャットダウンします。UCまたはOC事象は、デバイスが7回の連続する4.2A (typ)以上の正のピーク電流制限、または連続する-4.2A (typ)以下の負の低バレー電流制限を検出したあとで発生します。その後、レギュレータはヒカップタイムアウト時間の経過後にソフトスタートシーケンスを試みます。ヒカップタイムアウト時間は、ソフトスタート時間に設定された期間の64倍に対応します。これによって、ソフトスタートを再試行する前に、コンバータの抵抗、負荷、およびインダクタでの電力損失によって過負荷電流を減衰させることができます。

ブリックウォールおよびラッチオフ設定の場合、電流フォルト保護は定電流モードに設定されます。デバイスは、電流供給事象時には正のピーク電流制限(4.2A typ)によって制限された連続出力電流を供給しようとし、電流シンク事象時には負の低バレー電流制限(-4.2A typ)によって制限された電流を継続的にシンクしようとしています。この設定では、UC/OC状態がラッチされ、OCR/UV/OV/OTまたはデイスレーブル事象が発生するまでスイッチング動作が継続します。OCR/UVまたはOV事象によるシャットダウンが発生した場合、EN<sub>+</sub>入力がトグルされるまでレギュレータはシャットダウンのままです。

電流シンク時には、エネルギーが逆に入力へと供給されるため、入力電圧が増大する可能性があります。入力電圧を監視し、デバイスの制限以下であることを確保すること

が推奨されます。負荷が誘導性のアプリケーションでは、突然グランドに短絡されると出力がグランド以下の負方向にスイングする可能性があります。このストレスに耐えるため、ICに近い位置でOUT\_とレギュレーションポイント間に50Ωのシリーズ抵抗を配置することが推奨されます。

### 出力過電圧保護(OVP)

MAX17509は出力過電圧保護(OVP)回路を内蔵しており、ソフトスタートが完了するとVOUT\_端子を介して出力の監視を開始します。出力電圧が公称レギュレーション電圧の120% (typ)を上回ると、レギュレータはシャットダウンします。その後の応答は、再試行の設定によって異なります。

### 出力低電圧保護(UVP)

MAX17509は出力低電圧保護(UVP)回路を内蔵しており、ソフトスタートが完了するとVOUT\_端子を介して出力の監視を開始します。出力電圧が公称レギュレーション電圧の80% (typ)を下回ると、レギュレータはシャットダウンします。その後の応答は、再試行の設定によって異なります。

### 過熱保護

MAX17509は、過熱障害保護回路を備えています。ジャンクション温度が+160°C (typ)を上回ると、温度センサーが作動し、PGOOD出力をプルダウンし、両方のレギュレータをシャットダウンします。ジャンクション温度が20°C (typ)低下した後で、レギュレータは再始動することができます。

### パワーグッド出力(PGOOD\_)

PGOOD\_は、出力電圧を継続的に監視するウィンドウコンパレータのオープンドレインの出力です。実際の効果として、出力電圧のUV/OV、レギュレータの電流のOCR、およびOTを含むフォルト状態を示します。PGOOD\_を使用して、対応する電圧レールによって給電される回路をイネーブルすることや、後続の電源をオンにすることができます。

各PGOOD\_は、対応するチャンネルがソフトスタートを完了し、レギュレータの出力電圧が安定化状態になったときハイ(ハイインピーダンス)になります。各PGOOD\_は、対応するレギュレータ出力電圧が公称安定化電圧を15% (typ)下回るか15% (typ)上回ったときローになります。PGOOD\_は、ソフトスタート時、ソフトストップ時、フォルト状態、および対応するレギュレータのディセーブル時にローにアサートします。PGOOD\_と関連するロジックレール間に1k~100kΩ (10kΩ, typ)のプルアップ抵抗を接続して信号をレベルシフトしてください。PGOOD端子は、10mA以上の電流をシンクすることはできません。

## 設計手順

### 入力電圧範囲

最大値(V<sub>IN (MAX)</sub>)と最小値(V<sub>IN (MIN)</sub>)は、入力電圧の上昇と下降を考慮してワーストケースの条件に対応する必要があります。選択の余地がある場合は、入力電圧が低いほど効率が向上します。最大デューティサイクルが93%の場合、V<sub>OUT</sub>は0.93 × V<sub>IN</sub>に制限されます。

### 入力コンデンサの選択

入力コンデンサは、スイッチング電流によるリップル電流の要件(I<sub>RMS</sub>)に適合する必要があります。レギュレータのI<sub>RMS</sub>の要件は、次式によって決定することができます。

$$I_{RMS} = I_{OUT} \times \sqrt{D \times (1-D)}$$

ここで、D = V<sub>OUT</sub>/V<sub>IN</sub>はコントローラのデューティ比です。ワーストケースのRMS電流の要件は、D = 0.5での動作時に発生します。このとき、上記の式はI<sub>RMS</sub> = 0.5 × I<sub>OUT</sub>という形に簡素化されます。

必要な最小入力コンデンサは、次式によって計算することができます。

$$C_{IN} = \frac{(I_{IN\_AVG}) \times (1-D)}{(\Delta V_{IN}) \times F_{SW}}$$

ここで、

I<sub>IN\_AVG</sub>は平均入力電流で、次式によって与えられます。

$$I_{IN\_AVG} = \frac{P_{OUT}}{\eta \times V_{IN}}$$

Dは動作デューティサイクルで、ほぼV<sub>OUT</sub>/V<sub>IN</sub>に等しくなります。

ΔV<sub>IN</sub>は必要な入力電圧リップルです。

f<sub>sw</sub>は動作スイッチング周波数です。

P<sub>OUT</sub>は出力パワーで、V<sub>OUT</sub> × I<sub>OUT</sub>に等しくなります。

ηは効率です。

MAX17509のシステム(IN\_)電源の場合、システムに広く見られる突入サージ電流に対する復元力を備えていること、および低寄生インダクタンスが内蔵MOSFETターンオフ時のIN電源の高周波数リングの低減に役立つことから、セラミックコンデンサが適しています。回路の寿命を最大化するため、RMS入力電流に対する温度上昇が+10°C以下の入力コンデンサを選択してください。一般的なアプリケーションの場合、10μFで十分に機能します。できる限りデバイスの近くで、IN\_とPGND\_間に追加の0.1μFを配置してください。

### インダクタの選択

MAX17509による動作のためには、インダクタンス値(L)、インダクタ飽和電流(I<sub>SAT</sub>)、およびDC抵抗(R<sub>DCR</sub>)の、3つの主要なインダクタのパラメータを指定する必要があります。インダクタンス値を選択するには、最初にインダクタのピークトゥピークAC電流とDC平均電流の比率(LIR)を選択する必要があります。MAX17509は、ピークトゥピークリップル電流と平均電流の比率が30% (LIR = 0.3)での動作に最適な設計になっています。次に、スイッチング周波数、入力電圧、出力電圧、および選択したLIRによって、次式のようにインダクタの値が決定されます。

$$L = \frac{V_{OUT}(V_{SUP(MIN)} - V_{OUT})}{V_{SUP(MIN)} \times f_{SW} \times I_{OUT(MAX)} \times LIR}$$

ここで、V<sub>SUP(MIN)</sub>は最小電源電圧、V<sub>OUT</sub>は標準出力電圧、I<sub>OUT(MAX)</sub>は最大負荷電流です。f<sub>SW</sub>はスイッチング周波数です。しかし、必要な場合は、より高いインダクタ値を選択することができます。

選択したインダクタンス値に対して、実際のピークトゥピークインダクタリップル電流(ΔI<sub>INDUCTOR</sub>)は次式によって定義されます。

$$\Delta I_{INDUCTOR} = \frac{V_{OUT}(V_{SUP} - V_{OUT})}{V_{SUP} \times f_{SW} \times L}$$

ここで、ΔI<sub>INDUCTOR</sub>の単位はmA、Lの単位はμH、f<sub>SW</sub>の単位はkHzです。

インダクタの仕様は、ピークインダクタ電流(I<sub>PEAK</sub>)で飽和しない十分な大きさ、または少なくともインダクタンスが大幅に低下しない範囲にする必要があります。最大インダクタ電流は、最大負荷電流とピークトゥピークリップル電流の半分を足したものです。保守的なシステム設計の場合、暴走ピーク電流制限(5.6A)をインダクタ飽和電流仕様に直接使用することができます。

$$I_{PEAK} = I_{LOAD(MAX)} + \frac{\Delta I_{INDUCTOR}}{2}$$

表4に、標準的な5V<sub>IN</sub>および12V<sub>IN</sub>の範囲に対する最適なインダクタと出力コンデンサの値の選択の概要を示します。必要条件は、記載された値と等しいかまたはそれ以上のインダクタ、および(公称値ではなく)実際の値が同じかまたはそれ以上の出力コンデンサを選択することです。記載された部品によって過渡応答時間が最適化され、帯域幅はf<sub>SW</sub>/8に設定されます。

表4. 最適なインダクタおよび出力コンデンサの選択

V <sub>OUT</sub> (V)	4.5V ≤ V <sub>IN</sub> ≤ 6V (TYPICAL 5V <sub>IN</sub> RANGE)								6 ≤ V <sub>IN</sub> ≤ 16V (TYPICAL 12V <sub>IN</sub> RANGE DOWN TO 6V <sub>IN</sub> )	
	F <sub>SW</sub> = 500KHZ		F <sub>SW</sub> = 1MHZ		F <sub>SW</sub> = 1.5MHZ		F <sub>SW</sub> = 2MHZ		F <sub>SW</sub> = 1MHZ	
	L <sub>MIN</sub> (μH)	C <sub>OUTMIN</sub> (μF)	L <sub>MIN</sub> (μH)	C <sub>OUTMIN</sub> (μF)	L <sub>MIN</sub> (μH)	C <sub>OUTMIN</sub> (μF)	L <sub>MIN</sub> (μH)	C <sub>OUTMIN</sub> (μF)	L <sub>MIN</sub> (μH)	C <sub>OUTMIN</sub> (μF)
0.9	2.2	139	1	100	0.82	78	0.56	50	1	100
1	2.2	107	1.2	82	0.82	55	0.56	41	1.2	82
1.2	2.7	89	1.2	68	1	46	0.68	34	1.2	68
1.5	3.3	71	1.5	55	1	36	0.82	27	1.5	55
1.8	3.9	59	1.8	46	1.2	30	0.82	23	1.8	46
2	3.9	54	2.2	41	1.2	27	1	21	2.2	41
2.5	4.7	43	2.2	33	1.5	22	1.2	16	2.2	33
3	4.7	36	2.2	18	1.5	12	1.2	9	2.2	18
3.3	3.3	36	1.5	18	1.2	12	0.82	9	2.2	18
3.6	2.7	36	1.5	18	1.2	12	0.82	9	2.7	18
5.0 (7V <sub>IN</sub> )	(NOT APPLICABLE)								1.8	18
5.0 (9V <sub>IN</sub> )									2.7	18
5.0 (12V <sub>IN</sub> )									3.9	18
5.0 (16V <sub>IN</sub> )									4.7	18

### 出力コンデンサの選択

出力コンデンサの選択には、DC電圧定格、安定性、過渡応答、および出力リップル電圧という、複数の異なる設計要件を注意深く評価する必要があります。これらの要件に基づいて、低ESRポリマーコンデンサ(低コストではあるが高出力リップル電圧)とセラミックコンデンサ(高コストではあるが低出力リップル電圧)の組合せを使用し、低出力リップルで安定性を実現してください。

セラミックコンデンサを選択する場合、X5RおよびX7R誘電体は特定の値とサイズに対して全セラミック中で最良の温度および電圧特性を備えているため、これらを選択することが推奨されます。印加する電圧の増大にともなって容量が減少するという点に注意することが重要です。47 $\mu$ F 6.3Vという定格のセラミックコンデンサは、0Vでの測定値は47 $\mu$ Fですが、選択したコンデンサのタイプによっては、3.3Vの電圧を印加すると34 $\mu$ Fになる場合があります。デレーティングについては、コンデンサメーカーのデータシートを参照してください。

### ループ補償

最小コンデンサを求める簡素化した式を、下の表に示します。ここで、 $f_{SW}$ はスイッチング周波数(単位: MHz)、 $C_{OUT}$ は出力コンデンサ(単位:  $\mu$ F)です。出力コンデンサとESRによって形成されるゼロ周波数が $f_{SW}/2$ の位置またはそれ以上になるようなESRとするため、全セラミック出力コンデンサソリューションを使用することが推奨されます。

### 出力リップル電圧

ポリマーコンデンサの場合、ESRが大半を占めて出力電圧リップルを決定します。ステップダウンレギュレータの出力リップル電圧( $V_{RIPPLE}$ )は、総インダクタリップル電流( $\Delta I_L$ )と出力コンデンサのESRの積に等しくなります。そのため、出力リップル電圧の要件に適合する最大ESRは、次のようになります。

$$R_{ESR} \leq \frac{V_{RIPPLE}}{\Delta I_L}$$

ここで、

$$\Delta I_L = \left( \frac{V_{IN} - V_{OUT}}{L} \right) \times \left( \frac{V_{OUT}}{V_{IN}} \right) \times \frac{1}{f_{SW}}$$

ここで、 $f_{SW}$ はスイッチング周波数で、 $L$ はインダクタです。

実際に必要な容量値は、ESR要件の達成に必要な物理的ケースサイズと、コンデンサのタイプに関係します。一例として、ポリマーコンデンサの選択は、通常は容量値よりもESRと電圧定格によって制限されます。

セラミックコンデンサの場合、容量によるリップル電圧が出力リップル電圧の大半を占めます。そのため、セラミック出力コンデンサに必要な最小容量は次のようになります。

$$C_{OUT} = \left( \frac{\Delta I_L}{8 \times f_{SW}} \right) \times \frac{1}{V_{RIPPLE}}$$

別の方法として、セラミック(低ESRのため)とポリマー(バルク容量のため)の組合せは、出力容量と出力リップル電圧の要件のバランスを取るために役立ちます。

### 負荷過渡応答

負荷過渡応答は、全周波数にわたる全体的な出力インピーダンスと、負荷ステップ全体の大きさとスルーレートで決まります。大きい、高速な負荷過渡(負荷ステップ > 全負荷の80%、スルーレート > 10A/ $\mu$ s)が発生するアプリケーションでは、出力コンデンサの高周波数応答(ESLおよびESR)を考慮する必要があります。負荷過渡事象下での出力電圧の低すぎるスパイクを防ぐため、ESRは次式によって制限されます(有限の容量による低下は無視しています)。

$$R_{ESR} \leq \left( \frac{V_{RIPPLESTEP}}{\Delta I_{OUTSTEP}} \right)$$

表5. 最小出力コンデンサの要件を示す簡素化した式

PROGRAMMED $V_{OUT}$ (V)	FREQUENCY			
	500kHz	1MHz	1.5MHz	2MHz
0.904 to 2.839	107/ $V_{OUT}$		82/( $f_{SW} \times V_{OUT}$ )	
2.859 to 5.048	18/ $f_{SW}$			

ここで、 $V_{RIPPLESTEP}$ は負荷電流過渡時に許容される電圧降下、 $I_{OUTSTEP}$ は最大負荷電流ステップです。

容量値は中周波数の出力インピーダンスの大半を占め、負荷過渡のスルーレートが2スイッチングサイクルより少ない限り負荷過渡応答の大半を占め続けます。これらの条件下では、一時的な電圧の低下と上昇は出力容量、インダクタンス値、および過渡応答の遅延で決まります。インダクタの値が低いと、より高速なインダクタ電流のスルーが可能になり、特にインダクタ両端の差動電圧が低い場合に、突然の負荷ステップによって出力フィルタコンデンサから除去または追加される電荷が補充されます。負荷電流の印加後に発生する電圧低下( $V_{SAG}$ )は、次のように概算することができます。



$$C_{OUT\_SAG} = \frac{1}{V_{SAG}} \times \left[ \frac{1}{2} \left( \frac{L \times \Delta I_{OUT\_STEP}^2}{(V_{IN} \times D_{MAX}) - V_{OUT}} \right) + (\Delta I_{OUT\_STEP} \times (T_{SW} - \Delta T)) \right]$$

ここで、

$D_{MAX}$ は最大デューティファクタ(93%)です。

$T_{SW}$ はスイッチング周期(1/ $f_{SW}$ )です。

$\Delta T$ は $V_{OUT}/V_{IN} \times T_{SW}$ に等しくなります。

負荷開放後に(インダクタに蓄積されたエネルギーによって)発生するオーバーシュート電圧( $V_{SOAR}$ )の量は、次のように計算することができます。

$$C_{OUT\_SOAR} = \frac{(\Delta I_{OUT\_STEP})^2 L}{2V_{OUT} V_{SOAR}}$$

MAX17509が低デューティサイクルで動作する場合、出力コンデンサのサイズは通常は $C_{OUTSOAR}$ によって決定されます。

### 消費電力

電源の仕様で規定された動作条件下で、デバイスのジャンクション温度が+125°Cを超えないことを確保してください。

特定の動作条件において、デバイスの温度上昇につながる電力損失は次のように概算されます。

$$P_{LOSS} = (P_{OUT} \times \frac{1}{\eta} - I_{OUT}^2 \times R_{DCR})$$

$$P_{OUT} = V_{OUT} \times I_{OUT}$$

ここで、 $P_{OUT}$ は総出力パワー、 $\eta$ はコンバータの効率、 $R_{DCR}$ はインダクタのDC抵抗値です(標準的な動作条件での効率の詳細については、「[標準動作特性](#)」を参照)。

多層基板の場合、パッケージの熱性能の基準は以下に示すとおりです。

$$\theta_{JA} = 29^\circ\text{C/W}$$

$$\theta_{JC} = 1.7^\circ\text{C/W}$$

デバイスのジャンクション温度の上昇は、任意の周囲温度( $T_A$ )について次式から概算することができます。

$$T_{J\_MAX} = T_A + (\theta_{JA} \times P_{LOSS})$$

適切なヒートシンクの使用によってデバイスのエクスポーズパッドが確実に所定の温度( $T_{EP\_MAX}$ )に維持される熱管理システムを備えたアプリケーションの場合は、任意の最大周囲温度でのジャンクション温度の上昇を次式から概算することができます。

$$T_{J\_MAX} = T_{EP\_MAX} + (\theta_{JC} \times P_{LOSS})$$

ここで、

$P_{LOSS}$ は最大許容ジャンクション温度での最大許容電力損失です。

$T_{J\_MAX}$ は最大許容ジャンクション温度です。

$T_A$ は動作周囲温度です。

$\theta_{JA}$ はジャンクション-周囲間熱抵抗です。

$\theta_{JC}$ はジャンクション-ケース間熱抵抗です。

**PCBレイアウトのガイドライン**

スイッチング損失の少ない、クリーンで安定した動作を実現するためには、注意深いPCBレイアウトが非常に重要です。図2に示す適切なPCBレイアウトとするため、以下のガイドラインを使用してください。レギュレータ2のレイアウトは、レギュレータ1の推奨レイアウトを対称に適用することによって実現することができます。

- (1) VIN\_端子とPGND\_端子間、(2) VCC端子とPGND\_端子間、(3) インダクタのOUT側とPGND\_端子間、(4) BST\_端子とLX\_端子間、および(5) AVCC端子とSGND端子間のバイパスコンデンサは、できる限り端子およびリターン経路の近くに配置してください。
- 高速スイッチングノード(BST\_およびLX\_)は、敏感なアナログ領域(OUT\_、AVCC)から遠ざけて配線してください。
- デバイス設定端子とSGND間に抵抗を接続し、トレース長を3cm以下にしてトレース容量を最小限に抑えてください。

- EPをSGNDプレーンに接続し、通常は出力コンデンサのグラウンド位置の1点でPGND\_に接続してください。
- 電源配線および負荷との接続を短くしてください。この手法は高効率の実現に不可欠です。厚い銅のPCB (1オンスより2オンス)を使用することによって、全負荷効率を向上させることができます。PCBトレースの適切な配線はミリ単位の調整が必要な難しい作業で、トレース抵抗が1mΩ多すぎると明確な効率の低下が発生します。
- 複数のビアを使用して内部のPGND\_プレーン(図では省略)を表面層のPGND\_プレーンに接続してください。PGND1とPGND2を相互に接続し、大面積の銅プレーンを使用したPGNDにしてください。




図 2. 推奨レイアウト

標準アプリケーション回路




図 3. 2つの個別出力



標準アプリケーション回路(続き)




図 4. 1つの2相出力

型番

PART	TEMP RANGE	PIN-PACKAGE
MAX17509ATJ+	-40°C to +125°C	32 TQFN-EP*

+は鉛(Pb)フリー/RoHS準拠パッケージを表します。

\*EP = エクスポーズドパッド。

チップ情報

PROCESS: BiCMOS

パッケージ

最新のパッケージ図面情報およびランドパターン(フットプリント)は [www.maximintegrated.com/jp/packaging](http://www.maximintegrated.com/jp/packaging) を参照してください。なお、パッケージコードに含まれる「+」、「#」、または「-」はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点に注意してください。

パッケージタイプ	パッケージコード	外形図 No.	ランドパターンNo.
32 TQFN-EP	T3255+4	<a href="#">21-0140</a>	<a href="#">90-0012</a>

MAX17509

4.5V~16V、デュアル3A、高効率、同期整流ステップダウン  
DC-DCコンバータ、抵抗設定可能

## 改訂履歴

版数	改訂日	説明	改訂ページ
0	2/15	初版	—



マキシム・ジャパン株式会社 〒141-0032 東京都品川区大崎1-6-4 大崎ニューシティ 4号館 20F TEL: 03-6893-6600

Maxim Integratedは完全にMaxim Integrated製品に組み込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。Maxim Integratedは随時予告なく回路及び仕様を変更する権利を留保します。「Electrical Characteristics (電気的特性)」の表に示すパラメータ値 (min、maxの各制限値)は、このデータシートの他の場所で引用している値より優先されます。