高速A/Dコンバータのサンプリング時トランジェント

高速アナログ・デジタル・コンバータ（A/Dコンバータ）は、アナログ信号インタフェースの境界ではトラック・ホールド・デバイスです。したがって、A/Dコンバータはサンプリング・コンデンサとサンプリング・スイッチを内蔵しています。これらの素子は入力信号を交互に追従して入力信号電圧を交互に保持するので、これらの素子の動作によって少量のトランジェント電圧とトランジェント電流が発生します。これらのトランジェントによって、A/Dコンバータのアナログ入力を駆動する回路に歪みが生じます。

これらの影響を特に受けやすいのが高分解能A/Dコンバータです。入力電圧範囲が2Vピーク・トゥ・ピークの標準的な16ビットA/Dコンバータについて考えます。デジタル出力に1ビット分作用するために必要なアナログ入力電圧の変化は、約30µVです。

これらの高性能コンバータはほとんどの場合、差動入力デバイスですが、ここでの分析は、トランジェントの影響を示すためにシングルエンド回路モデルから始めます。これらの影響が正確な差動設定にどの程度出るかは、A/Dコンバータを駆動する信号源とA/Dコンバータ自体の同相除去比に大きく依存します。

入力トラック・ホールド・モデル

トラック・ホールド機能を実装するための入力回路を図1に示します。これは簡略化されたモデルですが、入力波形を歪ませる可能性がある電荷移動の影響を説明する役割を果たします。

 

 

3つのCMOSスイッチ、サンプル・コンデンサ、オペアンプがあります。この回路は100MHz以上で動作可能なサンプル・クロックによって駆動されます。サンプル・クロックは2つのフェーズが交互に出現します。1つはトラック・フェーズで、入力アナログ電圧がサンプル・コンデンサに印加されている段階であり、もう1つはホールド・フェーズで、サンプル・コンデンサをアナログ入力から切り離し、コンデンサの電圧を量子化するデジタル回路にコンデンサの電圧を与える段階です。サンプル・クロックのあるエッジ（たとえば、立ち上がりエッジ）からトラック・フェーズが始まり、次のエッジ（たとえば、立ち下がりエッジ）からホールド・フェーズが始まります。

トラック・フェーズからホールド・フェーズへの遷移は2つの遷移状態から成ることに注意してください。遷移状態が存在するのは、3つのスイッチが状態を一度に変更するのではなく、順番に変更するからです。トラック・フェーズからホールド・フェーズへの遷移を、遷移状態とともに図2に示します。サンプル容量とスイッチ容量でのトランジェント電流の方向に注意してください。場合によっては、スイッチ制御電圧が上昇/ 下降するのに応じて電流の方向が変わります。

 

 

 

 

 

 

 

 

トラック・フェーズからホールド・フェーズへの遷移時に、サンプル・コンデンサに過渡的な電荷がかかり、ホールド・フェーズの開始時にこのコンデンサの最終電圧が変わることがあります。こうした不規則な電荷が生じる理由は、CMOSスイッチに特有のチャネル容量です。3 つのCMOSスイッチには、それぞれゲートとチャネルの間に寄生容量が存在します。スイッチの制御電圧が変化すると、少量の電荷がチャネルに移ります。

トラック・フェーズでは、状態は以下のとおりです。

• スイッチSW1およびSW2は閉じています。これらのスイッチの制御電圧はDC1.8Vです。スイッチのチャネル容量は1.8Vに充電されます。
• スイッチSW3は開いています。このスイッチの制御電圧はDC0Vです。このスイッチのチャネル容量は0Vに充電されます。

以下は、トラック・フェーズからホールド・フェーズへの遷移を構成する一連の事象です。

1. SW1の制御電圧V_C1 は、DC0Vに減少していきます。
• ノードBの電圧はSW1の電荷によって低下します。
• SW1のチャネル上の電荷の一部はサンプル・コンデンサに流れ込みます。この結果、サンプル・コンデンサの電荷は増加します。
• サンプル・コンデンサ両端の電圧が増加します。
2. SW2の制御電圧V_C2 は、DC0Vに減少していきます。
• ノードAの電圧はSW2の電荷によって低下します。
• SW2のチャネル上の電荷の一部はサンプル・コンデンサに流れ込みます。この結果、サンプル・コンデンサの電荷は減少します。
• サンプル・コンデンサ両端の電圧が減少します。
3. SW3の制御電圧V_C3は、DC1.8Vに増加していきます。
• ノードAの電圧はSW3のチャネル容量によって上昇します。
• サンプル・コンデンサ両端の電圧が増加します。
• この一連の事象の最後に、サンプル・コンデンサの電荷（したがって電圧）が変化します。

時間領域のモデリング

標準的な入力トラック・ホールド回路の時間領域動作は、PSPICEでモデル化できます。前提となるパラメータを以下に示します。

• 入力信号 = 5MHzの正弦波、1Vピーク
• サンプル容量 = 2pF
• スイッチのチャネル容量 = 0.2pF
• スイッチの制御電圧 = 0V/1.8V
• スイッチのランプ時間 = 100ps

2nsの間隔でスイッチングを3回行うと、スイッチングの影響がより明らかになります。最初にSW1が5ns のときに開くそれぞれのスイッチング事象を図3に示します。7nsにはSW2が開き、SW3が9nsに閉じます。トラッキング・フェーズが完了すると、オペアンプの出力電圧がサンプル・コンデンサの電圧と一致することに注意してください。ただし、この電圧は入力電圧とは異なります。スイッチによって注入された電荷がその理由です。

 

 

入力回路網の影響

アナログ信号源とA/Dコンバータ入力を結ぶ入力回路網は、前述した過渡的な電荷の影響の一因となります。特に、電荷を蓄積するか電荷の伝送を遅らせる素子は、スイッチの状態が変わると余計な副作用が生じることがあります。一般に、入力回路網はドライバ・アンプ、簡単なRC回路網（通常はローパス・フィルタ）、およびある程度の長さの伝送線路で構成されます。伝送線路がある程度の長さになるのは、特にA/Dコンバータのパッケージが小型になると避けられません。ディスクリート部品の回路網からA/Dコンバータの入力ピンへ入力信号をそのまま（常に差動で）伝達するには距離が関係します。このため、差動の伝送線路が使用されます。

図4でこれらの副作用を調べると、入力信号にトランジェントが加わっていることが分かります。この場合、入力回路網はπ セクションRCローパス・フィルタと200psの伝送線路で構成されます。SW1が開くと入力信号は初期トランジェントを示し、このトランジェントのエコーが400ps間隔で現れます。あまり明確ではありませんが、サンプル・コンデンサでのトランジェントとそのエコーは引き続き存在しています。スイッチ切り換えの間隔が十分にあり、ホールド・フェーズに入るまでにトランジェントが安定化する場合、サンプル・コンデンサの最終的な電圧に与えるトランジェントの影響はなくなります。図5では、サンプル・コンデンサ電圧でのこれらのトランジェントをより詳細に示します。

 

 

 

 

実際には、3回のスイッチ切り換え間隔は2nsではなく、100ps程度です。この短期間では、最後のスイッチが閉じてサンプル・コンデンサの電圧が捕捉されるまでにトランジェントが減衰する時間はほとんどありません。伝送線路構造体からのエコーに関しては、このことが重要になります。この挙動を図6に示します。

 

 

サンプル・コンデンサでのトランジェントの詳細を図7に示します。サンプル・スイッチからの電荷注入がサンプル・コンデンサに蓄積される最終電荷に影響することを示しています。これはトラック・ホールド回路に関する典型的な問題です。トランジェントのセトリングがこの最終電荷にさらに影響する場合があることも分かったので、この電圧は、そのサンプリングの間にA/Dコンバータのデジタル量子化部に伝達されます。

 

 

複数回のサンプリングの影響

ここまでは、1回のサンプリングに関する副作用の影響について調べてきました。次の段階では、視野を広げて、サンプル・コンデンサの電圧が数回のサンプリングの瞬間での入力電圧とどの程度異なるかを調べます。この様子を図8に示します。入力信号は1MHzの正弦波で、サンプル・レートは20Mspsです。各トラック・フェーズの終わりは青い縦方向の点線で示しています。サンプル・コンデンサの誤差電圧は、サンプル・コンデンサの電圧と入力信号電圧の差として定義されます。

 

 

対象となる実際の誤差は、ホールド・フェーズの終了時のサンプル・コンデンサの電圧とトラック・フェーズの終了時の入力電圧の差から成ります。これら一連のサンプリング誤差を信号の1 周期にわたってプロットした結果を図9に示します。真の入力信号からのずれは、時間変動量であることに注意してください。除去したり無視したりできるDCオフセットを表しているわけではありません。誤差は、ほとんどの場合、デジタル化されたA/Dコンバータ出力の多重高調波信号および多重スプリアス信号として現れます。

 

 

同相と差動

ここまでの調査をすべて行うと、出力信号でのトランジェントの影響を大幅に低減する重要な要因があることが分かります。この要因は、A/Dコンバータの同相除去性能です。A/Dコンバータの入力は差動であり、差動入力信号を受け付けます。ただし、スイッチ切り換えの影響は差動ではありません。影響は入力回路の両側で同じです。切り換え時の電荷移動は必ず同相なので、これはA/Dコンバータによって除去されます。デジタル表現出力信号でのこうした歪みの最終的な影響は、不規則な電荷の大きさだけではなく、A/Dコンバータの同相除去性能にも依存します。

まとめ

A/Dコンバータの入力に配置されるトラック・ホールド回路は、駆動する回路に過渡的な電荷を必ず注入します。これらの電荷は、サンプリングの瞬間にサンプル・コンデンサに毎回蓄積される電圧の精度に影響する可能性があります。重要な間隔は、トラック・フェーズからホールド・フェーズに遷移するための所要時間です。この時間中にスイッチが切り換わるので、サンプル・コンデンサに蓄積される電圧は不安定になる可能性があります。

幸い、A/Dコンバータの入力は通常は差動であり、望ましくないトランジェントは同相です。にもかかわらず、大量の電荷を蓄積したり電荷を両方向に反射させたりする入力回路素子によって、電荷の乱れは悪化します。通常、後者の影響は、伝送線路の往復の遅延時間がトラック・フェーズとホールド・フェーズの間の遷移時間内に収まる結果として現れます。特に、伝送線路の入力端に、伝送線路に対して反射する回路素子がある場合、これらの素子は反射の大きさの一因となります。

前述したすべてのモデリングは、LTspiceと簡単な入力回路モデルを使用して行いました。概説した歪みの大きさやスペクトル分布を推定する実用的な方法はありませんが、分析結果から、過渡的な電荷の蓄積および反射を最小限に抑えれば歪みを減らすことができます。

著者について