スイッチング・レギュレータのノイズを包括的に理解する

概要

スイッチング・レギュレータでは、3種類のノイズが発生します。スイッチングに伴うリップル、広帯域にわたるノイズ、高周波のスパイクの3つです。本稿では、まずこれらについて詳細に説明します。その上で、入力ノイズの抑制に関連する項目として、スイッチング・レギュレータのPSRRについて解説を加えます。スイッチング・レギュレータのノイズについて包括的に理解するのは、低ノイズの設計を実現する上で非常に重要なことです。それにより、スイッチング・レギュレータの後段にLDOレギュレータを配置する必要がなくなり、電力変換効率の向上、ソリューションのサイズの縮小、設計コストの低減を実現できるからです。

はじめに

一般に、スイッチング・レギュレータの出力には、LDO（低ドロップアウト）レギュレータと比べてかなり多くのノイズが含まれます。一方、LDOでは大量の熱が生じるので、それに対応するための設計が複雑化します。スイッチング・レギュレータのノイズについて包括的に理解するのは重要なことです。LDOレギュレータと同じレベルまでノイズを低減したスイッチング・ソリューションを設計するためには、そのことが必須となります。電流モードで制御を行う降圧レギュレータは最も広く使われているので、解析および評価も十分に行われてきました。スイッチング・レギュレータでは、スイッチングに伴うリップル（以下、リップル・ノイズ）、広帯域にわたるノイズ（以下、広帯域ノイズ）、スイッチングが原因で生じる周波数の高いスパイク（スパイク・ノイズ）という3種類のノイズが発生します。本稿では、これらについて把握するための信号解析手法について説明します。その上で、入力ノイズの抑制において重要な役割を果たすスイッチング・レギュレータのPSRR（Power Supply Rejection Ratio：電源電圧変動除去比）について解説を加えます。

リップル・ノイズ

ここでは、降圧コンバータの出力に現れるリップル・ノイズの計算式を提示します。その理論は、基本波と高調波の関係に基づいています。

スイッチング・レギュレータでは、そのトポロジと基本的な動作によって、ピークtoピークの電圧振幅が数mV～数十mVのリップル・ノイズが発生します。スイッチング・レギュレータで発生するノイズの大半は、このリップル・ノイズです。リップル・ノイズは周期的な性質を持ち、予測が可能な信号だとされています。スイッチング周波数が固定値である場合、時間領域ではオシロスコープ、周波数領域ではフーリエ解析を使うことによって、容易に識別／測定が行えます。

図1に示したのは、標準的な降圧レギュレータの概念図です。2個のスイッチが交互にターンオン／ターンオフすることにより、SWノードの電圧V_SWは、デューティ・サイクルと入力電圧によって決まる矩形波となります。このV_SWは、以下の式で表すことができます。

ここで、
V_INは入力電圧、Dは降圧レギュレータのデューティ・サイクルです。デューティ・サイクルは、V_OUT/V_INに等しくなります。

V_INが決まれば、V_SWの基本波成分と高調波成分は、デューティ・サイクルのみに依存します。図2は、V_SWの基本波／高調波の振幅とデューティ・サイクルの関係を示したものです。デューティ・サイクルが50%に近い値になると、基本波の成分がリップル・ノイズの振幅の大半を占めることがわかります。

降圧レギュレータの出力には、LC（インダクタ、コンデンサ）段が設けられます。その伝達関数は、次式のようになります。

ここで、L はインダクタの値、DCR はインダクタの抵抗値、C_Lはインダクタの並列容量値です。

またC_OUT はコンデンサの値です。ESL はコンデンサの等価直列インダクタンスの値で、ESRはコンデンサの等価直列抵抗の値です。

ここまでに示した式を使用し、V_OUT は以下のように表されます。

計算を簡単にするために、出力のLC段については20dB/decadeの減衰特性を持つものとします。また、V_OUTのリップル・ノイズに含まれる基本波／高調波の振幅とデューティ・サイクルは、図3に示した関係になっていると仮定します。3次をはじめとする奇数次の高調波は、デューティ・サイクルが50%に近くなると、偶数次の高調波よりも振幅が大きくなります。また、高次の高調波は、LC段によって減衰されることから、振幅がより小さくなります。リップル・ノイズ全体の振幅と比べても、その比率はかなり小さいと言えます。まとめると、V_OUTにおいては、基本波の振幅がリップル・ノイズの主成分になるということです。

降圧レギュレータでは、入力電圧、デューティ・サイクル、スイッチング周波数、LC段に依存して基本波の振幅が決まります。一方で、これらのパラメータは、効率やソリューションのサイズといったアプリケーションの要件にも影響を及ぼします。そのため、リップル・ノイズを削減するためには、ポスト・フィルタを追加することが推奨されます。

広帯域ノイズ

スイッチング・レギュレータの広帯域ノイズは、出力電圧にランダムな振幅で現れます。これは、周波数に対するノイズ密度（単位はV/√Hz）、またはノイズ電圧（単位はVrms）で表すことができます。ノイズ電圧は、周波数の全範囲にわたりノイズ密度を積分した値（積分ノイズ）という意味になります。ICの製造プロセスとリファレンス・フィルタの設計上の制約から、スイッチング・レギュレータの広帯域ノイズは、主に10Hz～1MHzの周波数範囲に現れます。低い周波数範囲のノイズについては、フィルタを追加して削減するのはかなり難しいと考えられます。

標準的な降圧レギュレータでは、広帯域ノイズのピークtoピーク電圧は、約100µV～1000µVとなります。つまり、リップル・ノイズよりも振幅がかなり小さいと言えます。ただ、リップル・ノイズを削減するためにフィルタを追加する場合には、スイッチング・レギュレータの出力V_OUTに含まれるノイズの主成分は、広帯域ノイズになる可能性があります。図4は、フィルタを追加しない場合の出力の例です。これを見ると、降圧レギュレータの出力ノイズの主成分は、リップル・ノイズであることがわかります。一方、図5は、フィルタを追加した場合の出力の例です。広帯域ノイズが出力ノイズの主成分になっていることがわかります。

スイッチング・レギュレータの出力に含まれる広帯域ノイズを識別／解析するためには、レギュレータの制御スキームに関する情報とブロックごとのノイズに関する情報が必要になります。図6に、電流モードの標準的な降圧レギュレータのモデルを示しました。このモデルは、このレギュレータの制御スキームとブロックごとのノイズ源を表しています。

ループへの入力ノイズは、制御ループの帯域内では出力に伝搬しますが、ループの帯域外では減衰します。スイッチング・レギュレータでは、低ノイズのエラー・アンプEAとリファレンスの設計が重要です。ユニットにおけるフィードバックのゲインによって増幅されるのは出力電圧のレベルだけで、ノイズのレベルは維持される必要があります。最大の課題は、システム全体の中から最大のノイズ源を見つけ出し、回路の設計によってノイズを低減することです。アナログ・デバイセズの「ADP5014」は、4個の降圧レギュレータを内蔵するICです。電流モードの制御スキームを採用した製品であり、1つのシンプルな外付けLCフィルタを使用することで、ノイズを大きく低減できるように最適化されています。その出力ノイズ性能は、10Hz～1MHzの周波数範囲全体で20µVrms未満です（図7）。

スパイク・ノイズ

3つ目のノイズはスパイク・ノイズです。これには、高周波のスパイクとリンギングが含まれます。これらのノイズは、レギュレータの出力スイッチがターンオン／ターンオフする際のトランジェントに伴って生成されます。これを避けるには、ICの回路とプリント基板の回路のそれぞれにおいて、パターンの寄生インダクタと寄生容量について考慮する必要があります。電流の高速なトランジェントによって、降圧レギュレータのSWノードに、非常に周波数の高い電圧スパイクとリンギングが発生します。スパイクとリンギングは、電流負荷が高くなると増加します。図8に、降圧レギュレータにおいてスパイク・ノイズがどのような形状で発生するのかを示しました。スイッチがターンオン／ターンオフする際のスルー・レートに依存し、スパイク／リンギングの最高周波数は20MHz～300MHzになります。寄生インダクタンスと寄生容量が存在することから、出力にLCフィルタを付加しても、減衰効果はあまり得られないかもしれません。なお、上述したすべての伝導パスと比べてもいちばん望ましくないのは、SWノードとV_INノードからの放射ノイズです。その周波数は非常に高いことから、出力電圧や他のアナログ回路に影響が及びます。

高周波のスパイクとリンギングを削減するためには、アプリケーションとICの両方で、効果的な設計／実装が行われている必要があります。まず、LCフィルタまたはフェライト・ビーズを負荷の位置に追加します。通常、それによって、出力のスパイクはリップル・ノイズよりもかなり小さくなります。但し、この対策により、更に高い周波数成分が加わる点には注意が必要です。次に、SWノードをシールドするか、ノイズ源から遠ざけます。また、出力側や感度の高いアナログ回路から入力ノードを遠ざけます。加えて、出力インダクタにもシールドを適用します。レイアウト設計と配置は慎重に実施することが重要です。更に、スイッチング・レギュレータのスイッチがターンオン／ターンオフする際のスルー・レートを最適化すると共に、スイッチの寄生インダクタンスと抵抗を最小化することによって、SWノードのノイズを効果的に削減します。ICの設計については、アナログ・デバイセズのSilent Switcher^®（サイレント・スイッチャ）技術が好例として挙げられます。この技術はV_INノードのノイズの削減に有効です。

スイッチング・レギュレータのPSRR

PSRRとは、電源の変動の影響を除去する能力のことです。スイッチング・レギュレータで言えば、入力（電源）のノイズが出力に現れないよう、どれだけ抑制できるかということを表します。ここでは、低い周波数範囲を対象として降圧レギュレータのPSRR性能を解析します。なお、非常に高い周波数のノイズの大部分は、先述したような伝導パスではなく、放射パスを通して出力電圧に影響を及ぼします。

図9に、降圧レギュレータの小信号モードのモデルを示しました。これを基にすると、PSRRは次式のように表すことができます。

ここで、G_ig(s)、G_id(s)は、それぞれ以下の式のとおりです。

また、各変数／関数の意味は、それぞれ以下のとおりです。

F_m：スロープ・ゲイン

F_g：制御用の入力電圧

R_cs：電流検出用のゲイン

Z_o(s)：出力容量と負荷

T_v(s)：ループの伝達関数

ここで、上記のモデルを使用した計算値（図10）とシミュレーション結果（図11）を比較してみると、両者がよく一致していることがわかります。つまり、この小信号モードのモデルは、十分に実用性があるということです。

スイッチング・レギュレータのPSRRは、低い周波数範囲ではループ・ゲイン性能によって決まります。また、スイッチング・レギュレータの構成は、中間周波数範囲（100Hz～10MHz）の入力ノイズを抑制できるLCフィルタを備えていることに相当します。この範囲では、LDOレギュレータのPSRRよりも、かなり優れた性能が得られます。つまり、スイッチング・レギュレータは、低い周波数ではループ・ゲインが高いため、理想的なPSRR性能を発揮し、中間周波数範囲ではLCフィルタが効果的に働くということです。

まとめ

まとめA/DコンバータやD/Aコンバータ、クロックIC、PLLなど、多くのアナログ回路では、大電流に対応できるクリーンな電源が必要になります。各種のデバイスには、電源ノイズについて、異なる周波数範囲を対象とした異なる仕様と要件が存在します。効率が高く低ノイズのスイッチング・レギュレータを設計／実装し、多くのアナログ回路で求められる電源ノイズの仕様を満たすためには、様々なスイッチング・レギュレータのノイズについて包括的に理解すると共に、電源ノイズに関する要件を把握しなければなりません。本稿で紹介したような低ノイズのスイッチング・レギュレータを採用すれば、LDOレギュレータと比べて、高い電力変換効率、小さなソリューション・サイズ、コストの削減を実現できます。

著者について