TNJ-064 : フォトダイオード・アンプ(電流電圧変換)の周波数特性を考える(前編)OP アンプを高速なものに変えても周波数特性が思ったほど伸びない理由は

2020年06月03日
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成

はじめに

フォトダイオード・アンプ(電流電圧変換)回路は、簡単そうでとても奥の深い回路です。その考察とか解析で最初にひっかかるところが、周波数特性とノイズ特性ではないでしょうか。実験とかシミュレーションしていただくと分かるのですが、周波数特性を伸ばそうと、高速OP アンプに変更しても、思ったほど特性が改善しないのです。「なぜだ?」と思うところではないでしょうか。ノイズ特性もどう考えていいか、壁にぶち当たるのではと思います(この技術ノートでは解説しませんが)。今回はその周波数特性の考え方について、前回までの技術ノートで示したブロック線図の考え方を活用して、解きほどいていきたいと思います。

 

社会人駆け出しのころに抱いた疑問は30 年以上の時空を超えて

いろいろなところで私の若い(初級)の頃の話題として申し上げる話しなのですが、私は社会人駆け出しのころ、フォトダイオード・アンプの設計をしていました。「設計」だなんて高尚なものではなく、実際はフォトダイオード増幅回路の基板を作っていた程度だったかもしれません。そのときに感じていたフォトダイオード・アンプへの疑問が3 つありました。

  1. なんだか思ったほど周波数特性が伸びていないような気がする
  2. フォトダイオード・アンプは電流を電圧に変換する回路だが、この周波数特性はどのように考えるのか
  3. なんだか出力波形がノイズっぽいような気がする

現場で設計していたこの頃は知恵もなく、ましてやなんとなく、ぼんやりと感じていただけでした。そしてこれらをどのように理論的に考え、どのように解決していけばよいか、そのとっかかりさえも見つけることができませんでした。なにせ「電流を電圧に変換する」回路ですから、初級レベルには及びもしない話しだったものです。図1 は当時購入したOP アンプの参考書です [1]。これを読んでかなり勉強した記憶があります…。

以降、RF(高周波)の設計を長いことおこない(またここではPLL についての疑問が出てきたのですが)、アナログ・デバイセズに入社後に、この若いころに疑問に思っていたことを解析してみようと思いました。それこそ「解析に没頭」できるような時間的余裕もありませんでしたが、各種の書籍やアプリケーション・ノートを見たり、横道にそれたり、中断したり、試行錯誤をしながら、少しずつの合間時間を活用して、上記①~③について考えをまとめていきました。アナログ・デバイセズの生活でも結局、この技術ノートとしてまとめられるレベルには数年がかかったかもしれません…。またPLL についての疑問も自己解決することができました。PLL は大学4 年時の研究テーマでもありましたから、さらに昔からの疑問でもありました。

 

図1. 駆け出しのころに勉強した参考書 [1]
図1. 駆け出しのころに勉強した参考書 [1]

 

 

さらに疑問を増幅するシミュレーション結果

アナログ・デバイセズの生活でのとある日、とあるセミナ資料を作ろうとSPICE シミュレーションを行いました。少し前の話しなのでLTspice ではなく、当時の公式シミュレータADIsimPE(現在でもADIsimPE は公式です)を用いていました。そのときに進めた検討経過を、まずは以降でLTspice を用いて再現してみます。

フォトダイオードから得られる電流を電流電圧変換して取り出すフォトダイオード・アンプを作る場合、回路は図2 のように端子間が仮想ショート状態で動作します。またこのときフォトダイオードは、電流源と、無視できるほどの並列高抵抗(GΩ以上)と、ダイオードとしてのPN 接合容量𝐶𝑗でモデル化できます。これも同図中に示してあります。

LTspice のシミュレーション回路図を図3 に示します。OP アンプはJFET 入力OP アンプAD824 を使用しています。AD824 をご紹介しておきましょう。

AD824 オペアンプ、クワッド、単電源動作、レールtoレール出力、低消費電力、FET入力

https://www.analog.com/jp/AD824

【概要】

AD824は、レールtoレール出力を特長としたFET入力の単電源動作クワッド・オペアンプです。FET入力とレールtoレール出力という2つの特長を備えているので、低入力電流が第一条件となる低電圧アプリケーションで幅広く使用できます。

AD824は単電源3Vから両電源±15Vまでの動作が保証されています。AD824AR-3Vは3Vでパラメータ性能が保証されています。

アナログ・デバイセズのCBプロセスで製造し、独自の入力段を備えているため、入力電圧範囲を負電源電位以下や正電源電位に安全に拡張することができ、位相反転やラッチアップ現象がまったく生じません。電源の15mVまでの出力電圧振幅が可能で、350pFまでの容量性負荷を発振なしで駆動できます。

AD824はGB積2 MHzです。フォトダイオードのPN接合容量𝐶𝑗を60pFとし、安定性を増加させるため、帰還抵抗に並列に小容量の安定化容量𝐶𝐶(補償容量)1.56pFを接続してあります。なおこの容量は、次回の技術ノートで「ブートストラップによる高速化」の説明をする都合から、位相余裕を40°程度と若干少なめにして、周波数特性のピーキングが出るように、ピーキングが3 dBになるように設定してあります。

 

図2. フォトダイオード・アンプは端子間が仮想ショート状態で動作する
図2. フォトダイオード・アンプは端子間が仮想ショート状態で動作する

 

 

図3. GB積2MHzのAD824を用いたLTspiceのシミュレーション回路図
図3. GB積2MHzのAD824を用いたLTspiceのシミュレーション回路図

 

 

図4. 図3のAD824でのシミュレーション結果
図4. 図3のAD824でのシミュレーション結果

 

図3の周波数特性をシミュレーションした結果を図4に示します。-3dBカットオフ周波数は108.6 kHzとなっています。

 

高速なOPアンプに変えてみる

続いてフォトダイオード・アンプの周波数特性を向上させるべく、OPアンプをより高速なJFET入力OPアンプAD8066に交換してみます。AD8066もご紹介しておきましょう!

AD8066 ローコスト・ビデオ・アンプ

https://www.analog.com/jp/AD8066

【概要】

AD8065/AD8066 FastFETアンプは、きわめて高性能で使いやすいFET入力を備えた電圧フィードバック・アンプです。AD8065はシングル・アンプで、AD8066はデュアル・アンプです。このFastFETアンプは、アナログ・デバイセズ独自のXFCBプロセスにより、超低雑音の動作(7.0nV/√Hzと0.6fA/√Hz)ときわめて高い入力インピーダンスを実現しています。

AD8065/AD8066は、5~24Vの広い電源電圧範囲、単一電源で動作可能な能力、および145MHzの帯域幅を備え、さまざまなアプリケーションで機能するように設計されています。汎用性をさらに向上するため、アンプには、レールtoレール出力も備わっています。

AD8066のGB積は65MHzであり、AD824の35倍のGB積です。これで同様に周波数特性をシミュレーションしてみます。回路図を図5に示します。なお安定化容量𝐶𝐶はAD824のケースと同じ位相余裕になるように修正してあります(0.3pF)。

 

思ったように周波数特性が伸びない…

シミュレーション結果を図6に示します。より高速なOPアンプAD8066に変えても、思ったように周波数特性が伸びません…。-3dBカットオフ周波数は562 kHzで、AD824の108.6 kHzから5倍程度しか変わっていません。35倍のGB積のOPアンプに交換すれば、相応の周波数特性が得られるはずですが、これは何故なのでしょうか…。

 

図5. GB積65MHzのAD8066を用いたLTspiceのシミュレーション回路図
図5. GB積65MHzのAD8066を用いたLTspiceのシミュレーション回路図

 

 

図6. 図5のAD8066でのシミュレーション結果
図6. 図5のAD8066でのシミュレーション結果

 

この理由は、実はフォトダイオードの接合容量𝐶𝑗が周波数特性を大きく低下させる支配的要因だからなのです。このなりたちをこの技術ノートのゴールとして説明を進めて参りましょう。

 

まず電流電圧変換回路の周波数特性検討モデルを考えてみる

周波数特性を検討するために、図3や図5の回路をノイズ・ゲインを得る回路に書き換えたものを図7に示します。

一般的にOPアンプ増幅回路の周波数特性は、その回路のノイズ・ゲインで決まります。この回路でのノイズ・ゲインを求めるには、同図のように図3や図5の電流源を取り去り(もし電圧源だったら取り去ったのちにそこをショートし)、非反転入力端子に信号源を挿入し、その信号源から出力に現れる信号増幅率として定義します。

もしこの回路でPN接合容量𝐶𝑗がないとすれば、電流電圧変換回路のノイズ・ゲインはボルテージ・フォロワと同じになります。端的な見方をすると「電流電圧変換回路の増幅率周波数特性はボルテージ・フォロワと同じ」とも言えます。しかし残念ながらPN接合容量𝐶𝑗が存在していることから、これがノイズ・ゲインつまり電流電圧変換回路の増幅率周波数特性に影響を与えてしまいます。

さて、この回路の周波数特性はどうなるでしょうか。ステップ・バイ・ステップで考えていきましょう。

 

フォトダイオード・アンプのブロック線図を描いてみる

図3や図5の回路をより理論的に検討してみましょう。これまでのふたつの技術ノートTNJ-062 [2]とTNJ-063 [3]で示したように、この回路をブロック線図で考えてみます。図3や図5を書き換えた図8の回路を2条件に分けて、それぞれを「重ね合わせの理」を用いて合成する手順により、ブロック線図を得てみます。なおこの検討では安定化容量𝐶𝐶は無視しています。

 

電圧源・電流源がひとつだけ有効な状態でそれぞれ計算する

まず図8の出力電圧𝑉𝑂

𝑉𝑂=0

とします。入力電流(フォトダイオードの電流)を𝐼𝐷、OPアンプの反転入力端子の電圧(端子間電圧)を𝑉𝑖1とすると、

式1

ここで𝑋𝐶𝑗は接合容量𝐶𝑗のリアクタンス

式2

つづいて同図のフォトダイオードの電流源𝐼𝐷

 𝐼𝐷=0

 

図7. 電流電圧変換回路のノイズ・ゲインを得る回路(周波数特性を考えるため)
図7. 電流電圧変換回路のノイズ・ゲインを得る回路(周波数特性を考えるため)

 

 

図8. ブロック線図を得るための電流電圧変換基本回路
図8. ブロック線図を得るための電流電圧変換基本回路

 

として考えると、この条件でのOPアンプの反転入力端子の電圧(端子間電圧)𝑉𝑖2

式3

となります。

 

重ね合わせの理を用いる

重ね合わせの理により、本来の反転入力端子の電圧(端子間電圧)𝑉𝑖を得ると

式4

OPアンプのオープン・ループ・ゲインを𝐴とすれば

式5

また𝛽を帰還率とし

式6

とすれば(なお𝛽はリアクタンス𝑋𝐶𝑗を含んでいますから周波数依存性があります)、

式7

この左辺は

式8

となり、あらためて式(7)に戻ると、

式9

𝑉𝑂について解くと

式10

ただし

式6再掲

これは図9のようにブロック線図として表せます。電流𝐼𝐷は、上側のボックスで𝑅𝐹と𝐶𝑗の並列接続で電圧に変換され、下側のボックスで帰還率𝛽をもつ非反転増幅回路で電圧増幅されます。この下側のボックスのブロックの考え方はTNJ-062 [2]での説明のとおりでもありますし、一般的な帰還システムの伝達関数でもあります。さらにこの図9を回路図的に表してみると、図10のようになります。

ここでノートン・テブナン変換により図10の𝐼𝐷と𝑅𝐹は電圧源

𝑉𝐷=𝑅𝐹𝐼𝐷

に、𝑅𝐹が出力抵抗として直列接続されたモデルとして図11のように表すことができます。図11ではフォトダイオードの接合容量𝐶𝑗も記載しています。そうすると𝐶𝑗の両端に生じる電圧𝑉𝐶𝑗

式11

ここで右辺を「電圧」𝑉𝐷としているところがポイントです。これをブロック線図で表すと、図12のようになり、またこれを𝛽を使わない式(4)の表現に戻すと

式12

図9. ここまでの考えをブロック線図として表してみる
図9. ここまでの考えをブロック線図として表してみる

図10. 図9のブロック線図を回路図的に表してみる
図10. 図9のブロック線図を回路図的に表してみる

図11. 図10の電流源を電圧源と出力抵抗に変換する
図11. 図10の電流源を電圧源と出力抵抗に変換する

さらに𝐴=∞とすれば

式13

とはなるわけですが、発見として、𝐴≠∞であれば式(12)において「ちょっと面白い」周波数特性が出来てしまうことが分かります。たとえば𝐴=1としてみると

式14

となるのですね…。こんな条件は通常は考えられないわけですが(ブロック線図でのお遊びなので)、面白いものですね…。

図12. 図11のように信号源を電圧源としたときのブロック線図
図12. 図11のように信号源を電圧源としたときのブロック線図

 

それぞれのOPアンプでのフォトダイオード・アンプの各種ゲインを求めてみる

前回までのTNJ-062, TNJ-063は実は結構すんなり(計算でひっかからずに)執筆できたのですが、実は今回は意外とてこずっています。計算ができないというより、うまくストーリーを組み立てられないのです…。いつもながらの「書きながら考える」、「一緒に学ぼう!」という形式なので平にご容赦をいただければと…。

つづいてOPアンプのオープン・ループ・ゲインとの関係を式で求めていたのですが、読んでいる皆様は数式に飽きてきただろうと思いましたので(汗)、一旦ここでLTspiceのシミュレーションにより、AD824とAD8066のオープン・ループ・ゲインとノイズ・ゲインを求めてみましょう。そして続いてそれぞれのループ・ゲインを求めてみます。

 

まずはオープン・ループ・ゲインとノイズ・ゲインを求めてみる

OPアンプの入力換算ノイズは非反転入力端子に存在する直列電圧源としてモデル化されます(入力換算オフセット電圧も同じしくみ)。ノイズ・ゲインは、図7のように非反転入力端子に信号源を挿入し、ここから出力への増幅度を求めるものです。その信号源が出力に現れる増幅率が、なるほどノイズ源からのゲイン「ノイズ・ゲイン」なのだと理解もできますし、図7のように信号源を挿入する行為も腹落ち感があるものと思います。

図13はAD824のオープン・ループ・ゲイン(上)とノイズ・ゲイン(下)を求めるLTspiceシミュレーション回路です。シミュレーション結果を図14に示します。OPアンプをAD8066に変えてシミュレーションした結果も図15に示します。

それぞれオープン・ループ・ゲインとノイズ・ゲインをプロットしています。オープン・ループ・ゲインとノイズ・ゲインが交差する周波数はそれぞれ67.8kHz、339kHzとなります。この周波数を基準として、電流電圧変換周波数特性が決まってくることになります。

 

つづいてループ・ゲインを求めてみる

OPアンプのオープン・ループ・ゲインを𝐴𝑂𝐿、ループ・ゲインを𝐴𝐿𝐺、回路の帰還率を𝛽とすると

式15

また𝛽はノイズ・ゲイン𝐴𝑁𝐺の逆数

式16

図13. AD824のオープン・ループ・ゲイン(上)とノイズ・ゲイン(下)を求めるLTspiceシミュレーション回路
図13. AD824のオープン・ループ・ゲイン(上)とノイズ・ゲイン(下)を求めるLTspiceシミュレーション回路

図14. 図13のAD824の回路で得られたオープン・ループ・ゲインとノイズ・ゲイン(この差がループ・ゲインになる)
図14. 図13のAD824の回路で得られたオープン・ループ・ゲインとノイズ・ゲイン(この差がループ・ゲインになる)

となりますから、対数で表現すれば

式17・18

と表すことができます。これらから図14と図15それぞれの二つのカーブの「差」がループ・ゲインになることも理解できます。図14と図15それぞれにも、ループ・ゲインに相当する矢印(ゲインの幅)を表記してあります。

図15. 図13の回路をAD8066に変えて得られたオープン・ループ・ゲインとノイズ・ゲイン
図15. 図13の回路をAD8066に変えて得られたオープン・ループ・ゲインとノイズ・ゲイン

実際にLTspiceでそれぞれのOPアンプのループ・ゲインをシミュレーションしてみましょう。図16はこのシミュレーション回路(OPアンプはAD824)です。

ループ・ゲインのシミュレーション結果をAD824のケースを図17に、AD8066のケースを図18に示します。ループ・ゲインが0dBとなるクロスオーバ周波数はAD824では89.1kHz、AD8066では468kHzとなっていることが分かります。

図14と図15でオープン・ループ・ゲインとノイズ・ゲインが交差する周波数はそれぞれ67.8kHz、339kHzでしたから、これと同じ比率になっています。またそれぞれのOPアンプでフォトダイオード・アンプを構成したときの-3dBカットオフ周波数は108.6 kHz、562 kHzでしたから、こことも相関が取れていることも分かります。

 

ノイズ・ゲインが低い周波数で上昇している

図17と図18を改めてみてみると、どちらも2.6kHzあたりで-6dBの変化から-12dBの変化に屈曲していることが分かります。これはこの低い周波数において、ノイズ・ゲインが上昇することが理由です。このことを考えてみましょう。

このフォトダイオード・アンプにおける帰還率は

式19

となり、ノイズ・ゲインは、

式20

であり、𝐶𝑗と𝑅𝐹でできるカットオフ周波数特性𝑓𝑐

式21

を超えると(ここまでの例では𝑓𝑐= 2.6kHz)、ノイズ・ゲインが1(0dB)から+6dB/Octで上昇を始めることになるわけです。

その結果、図17や図18のようにループ・ゲインについてもカットオフ周波数特性𝑓𝑐を超えると-12dB/Octで低下を始め。周波数特性が制限されることになるわけです。

 

これで高速なOPアンプに変えても周波数特性が伸びない理由が分かる

これから分かることは、高速なOPアンプを用いたとしても、𝐶𝑗と𝑅𝐹でできるカットオフ周波数特性𝑓𝑐(ここまでの例では𝑓𝑐= 2.6kHz)により、ループ・ゲインが-12dB/Octで低下を始め、本来の(1次遅れ系の)-6dB/Octよりも低下が急になり、より高速なOPアンプに変えても、思ったように周波数特性が伸びないということが分かります。

このようすを具体的に図示すると、図19のようなループ・ゲイン特性として表すことができます。𝐶𝑗と𝑅𝐹でできるカットオフ周波数は𝑓𝑐=1kHzにしてあります。ここから分かることは、GB積 𝐺𝐵𝑊1= 1MHz の OPアンプから GB積 𝐺𝐵𝑊2= 100MHzの 100倍も 高速なOPアンプに変えても、改善率は

式22

で10倍までにしかならないのですね。

図16. AD824のループ・ゲインを求めるLTspice シミュレーション回路
図16. AD824のループ・ゲインを求めるLTspice シミュレーション回路

図17. 図16のAD824の回路で得られたループ・ゲイン
図17. 図16のAD824の回路で得られたループ・ゲイン

図18. 図16の回路をAD8066に変えて得られたループ・ゲイン
図18. 図16の回路をAD8066に変えて得られたループ・ゲイン

図19. 高速なOPアンプに変えても周波数特性が伸びない理由をループ・ゲインで考える
図19. 高速なOPアンプに変えても周波数特性が伸びない理由をループ・ゲインで考える

 

一旦まとめ

ここまでの検討でフォトダイオード・アンプは、𝐶𝑗と𝑅𝐹でできるカットオフ周波数によりループ・ゲインが-12dB/Octで変化する周波数域が形成され、GB積がn倍高速なOPアンプに変えても、改善効果はその平方根(√𝑛)になることが分かりました。

私もこのブロック線図での検討をしてみることで、「なるほどねぇ」と30年以上の時空を超えて納得したものでありました。

次回は数式での検討をもう少し粘ってみてうえで、周波数特性の改善方法などを見ていきたいと思います。

著者について

石井 聡
1963年千葉県生まれ。1985年第1級無線技術士合格。1986年東京農工大学電気工学科卒業、同年電子機器メーカ入社、長く電子回路設計業務に従事。1994年技術士(電気・電子部門)合格。2002年横浜国立大学大学院博士課程後期(電子情報工学専攻・社会人特別選抜)修了。博士(工学)。2009年アナログ・デバイセズ株式会社入社、現在に至る。2018年中小企業診断士登録。
デジタル回路(FPGAやASIC)からアナログ、高周波回路まで多...

最新メディア 20

Subtitle
さらに詳しく
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成