TNJ-051:LTspice でアクティブ・フィルタのノイズ解析(後編)高次アクティブ・フィルタを実現するためQ 値の異なる複数の2 次アクティブ・フィルタをどの順番でカスケード(従属)に接続していけばよいか
TNJ-051:LTspice でアクティブ・フィルタのノイズ解析(後編)高次アクティブ・フィルタを実現するためQ 値の異なる複数の2 次アクティブ・フィルタをどの順番でカスケード(従属)に接続していけばよいか
著者
石井 聡
2019年05月07日
はじめに
これまでのふたつ技術ノートでは、LTspice を使って「アクティブLow Pass Filter(LPF)」のノイズ特性について、その基本的な考え方や特性自体の検討をしてみました。
今回の技術ノートでは、ロー・ノイズな高次アクティブ・フィルタを実現するため、複数のOP アンプのアクティブ・フィルタ回路をカスケード(従属)に接続していくときに、𝑄値の異なるOP アンプ2 次LPF 回路をどの順番で接続していけばよいかを考えていきます。
これはひとつ前の技術ノートのように、𝑄値が大きくなってくると、信号ゲインのピークよりも、ノイズ・ゲインのピークのほうが上昇率が高くなることに注意が必要だからです。
高次フィルタを実現するため2 次アクティブ・フィルタをカスケード(従属)接続する
高次アクティブ・フィルタ(切れのいい、という意味)では、𝑄値の異なる2 次LPF 回路をカスケード(従属)に接続していき、多段フィルタとして目的の特性を実現します。
表1 は6 次のバタワース型LPF の設計パラメータです。この値は参考文献[1]の数表から抜粋しました(別の技術ノートで実際に、このパラメータのなりたちまで説明したいなとは思っておりますが…)。このフィルタのノイズ特性を最適にするために、OP アンプをどの順番で並べていけばよいかを考えてみま
す。
ロー・ノイズ回路の定石は通用するのか
図1 のように、複数のゲイン段をカスケード(従属)に接続すると、各段で発生するノイズがそれぞれRSS(Root Sum Square;自乗和平方根)で合成され、出力に現れます。
またこの技術ノートの後半で「ネタの落としどころ」として示しますが、ゲイン段を多段で構成すると、前段の増幅段のゲインで信号レベルが増大するため、以降の後段で発生するノイズは相対的に(見かけ上)低くなります。そのため前段(とくに初段)をロー・ノイズな回路で設計することが定石となっています。
OP アンプ番号 | 𝜔0 [rad/sec] | 𝑄値 |
#1 | 2π×1kHz | 1.93 |
#2 | 2π×1kHz | 0.707 |
#3 | 2π×1kHz | 0.518 |

そこでこの定石が高次アクティブ・フィルタでどのようになるか(同じく適用できるはずですが…。しかしこれがなかなか…)検討してみましょう。
𝑄値の異なるサレン・キー型2 次アクティブLPF(以降、「サレン・キー型LPF」とします)おのおののゲインを𝐴 = 1としたとき、𝐴 = 2としたとき、そしてそれぞれカスケード(従属)に並べる順番を変えたとき、出力ノイズ特性がどう変わるかをLTspice によるシミュレーションで確認してみます。OP アンプはロー・ノイズなLT1128 を使います。
𝑨 = 𝟏のサレン・キー型LPF で構成された高次アクティブ・フィルタの出力rms ノイズをシミュレーションで得てみる
LT1128 を使った3 段のサレン・キー型LPF を用いて、表1 の6次のバタワース型LPF の設計パラメータで、ゲイン𝐴 = 1で設計した回路を図2 に示します。この表1、図2 は(この技術ノートのゴールとして、並べる順番を考えることが理由ですが)、𝑸値の大きいものから小さいものへと3 段のカスケード接続にしてあります。
この回路はAC シミュレーション用のものです。AC シミュレーションによるフィルタ特性を図3 に示します。キレイなフィルタ形状になっています。バタワース型フィルタの特徴は、このように通過域の特性がフラットになります。また50kHz 付近で跳ね返りが見えますが、その理由などは、この技術ノートの後半で説明します。
この6 次バタワース型LPF 回路でノイズ・シミュレーションしたものを図4 に示します。ノイズ密度スペクトルのレベルが低いため、1E-10 V/√Hz~1E-6 V/√Hz のレンジで表示してあります。前回の技術ノートの図14(ノイズ密度スペクトル)の「𝑄 = 4の2 次サレン・キーLPF」と異なった縦軸のレンジとなっています。その図14も、この技術ノートで図5として再掲しましたが、図5でもレンジを1E-10 V/√Hz~1E-6 V/√Hzに変更してあります。
前回の技術ノートの図13や図14では𝑄=4でしたが、ここでは最大で𝑄=1.93(初段)になっているため、ノイズ・ゲインも低くなります。その結果、6次の高次LPFですが、出力のノイズ密度スペクトルが低減しています。そのため縦軸のレンジを修正しているのでした。
つづいて全ノイズ電圧実効値(rms値)を得るため、CTRLを押しながらグラフ領域のV(onoise)のラベルを左クリックしてみます。図6のように2.02μVrmsという答えが得られました…。これがベスト・パフォーマンスなのでしょうか…。






得られたノイズ特性は最適なのか(まずは𝑨=+𝟏のケース )
まずは高域に出ているノイズの盛り上がりを除去する
ここでもひとつ前の技術ノートで示したような、400kHzをピークとするノイズの盛り上がりが観測されています。そこで図7のように、図2の回路出力にカットオフ周波数5kHzのポスト・フィルタを接続してみます。
この条件でシミュレーションしてみた結果を図8に示します。ポスト・フィルタの接続により高域のノイズが低下しており、それにより図9のように、全ノイズ電圧実効値が2.02μVrmsから0.28 μVrmsに、なんと17dBも改善しています。




図10. 図2の初段と2段目出力の全ノイズ電圧実効値 (rms値)を得た(図7のポスト・フィルタを経由)
各段の影響度を調べてみる
あらためて問いかけます。ここで得られたノイズ性能がベスト・パフォーマンスなのでしょうか…。それを確認するために、初段と2段目のサレン・キー型LPF出力の全ノイズ電圧実効値(rms値)もそれぞれ求めてみましょう。なお前回の技術ノートの図13や図14では、𝑄=4で𝑄値が高い設定だったわけですが、ここでは初段は𝑄=1.93なので、この違いも少し出てきます。
この結果を図10に示します。初段出力が513.28nV〔同図(a)〕、2段目の出力が382.72 nV〔同図(b)〕です。回路全体の出力は図9のように282.38nVでしたから、なんと…、初段のサレン・キー型LPFのrmsノイズが一番大きく、後段にいくにしたがい減っています。これは、𝑸値の大きいものから小さいものへと3段のカスケード接続にしたため、初段での全ノイズ電圧実効値が大きく、その1kHz付近でのノイズ・ピークの盛り上がりが、後段のサレン・キー型LPFでフィルタリングされるからなのですね…。
サレン・キー型LPFの𝑸値の順番を逆順にしてみると「𝑸値の大きいものから並べたほうが出力ノイズが低い」ことが分かった…
そうすると「では接続の順番を逆順にするとどうなるか?」というギモンが当然でてくるわけです。そこで図2の回路で𝑄値ごとの並べる順番を降順(𝑄値の大きい順)、昇順(𝑄値の小さい順)にして、各段の全ノイズ電圧実効値を得た結果を表2に示します。「降順(𝑄値の大きい順)」の方は図9、図10で示したもの、「昇順(𝑄値の小さい順)」はあらためてシミュレーションしてみたものです。
この結果を見ると、「𝑸値の大きいものから小さいもの」へと並べたほうが、出力ノイズが低いことが分かります…。これは各段のサレン・キー型LPFが𝐴=+1であること、各段のノイズ・ピークがその後段のサレン・キー型LPFでフィルタされることが理由といえるでしょう。
図1の考え方からすると、この回路は𝐴=+1なので、各段のノイズはそのまま出力ノイズにRSS (Root Sum Square)の足し算として現れることになりますが、各段のノイズは、その後段のサレン・キー型LPFでフィルタされて低減しているわけです。
なお、この検討結果はバタワース型LPFを例として示しました。高次バタワース型アクティブ・フィルタは、2次アクティブLPFをカスケード(従属)に接続する場合、それぞれの2次アクティブLPFのパラメータ𝜔0はすべて等しくなります。そのため「𝑸値の大きいものから小さいもの」という結果になったとも考えられます。
しかしチェビシェフ型フィルタなどは𝜔0が2次アクティブLPFの段ごとで異なります。そのため異なる結果になる可能もありますので、注意してください。
とはいえLTspiceを使えば、きちんと特性検討をすることができるわけですね…。
OP アンプ番号 | 𝑄値の大きい順(降順) | 𝑄値の小さい順(昇順) |
#1(初段) | 513.28nV | 177.68nV |
#2(2段目) | 382.72nV | 221.1nV |
#3(出力) | 282.38nV | 558.07nV |

得られたノイズ特性は最適なのか(つづいて𝑨=+𝟐のケース で考える )
𝐴=+1のサレン・キー型LPFで、高次バタワース型アクティブ・フィルタを実現するときは、「𝑸値の大きいものから小さいもの」と並べたほうがロー・ノイズに実現できることがわかりました。それではサレン・キー型LPF各段にゲインを持たせたケースではどうなるでしょうか。ここでは𝐴=+2のケースで考えたいと思います(参考文献[2])。
図11はLT1128で作った6次バタワース型LPFです(各段は𝐴=+2)。設計パラメータは表2と同じで、𝑄値の大きいものから並べてあります。この回路図はACシミュレーション用の回路で、図7のポスト・フィルタも接続されています。またゲインを0dBに正規化するためVoltage Controlled Voltage Source(VCVS)で0.125(1/8)倍にスケーリングしてあります。
図11の周波数特性のシミュレーション結果を図12に示します。通過帯域がきちんと平坦になっており、バタワース型としての定数設計が正しいことが分かります。
ところで𝐴=+2であれば、LT1128でなくLT1028を使うこともできます(LT1028はノイズ・ゲイン2以上で安定なため)。
それぞれのサレン・キー型LPFを𝑨=𝟐としたときの出力RMSノイズをシミュレーションで得てみる
つづいてこの回路をノイズ・シミュレーションしてみましょう。シミュレーション結果を図13に示します。全ノイズ電圧実効値(rms値)も図14に示します。
なんと!表2の𝑄値の大きいものから並べていったケースよりロー・ノイズな回路になっていますね!。VCVSモデルで0.125倍になっているので、回路全体のゲインが0dBに正規化されています。そのため得られたノイズ量は入力換算量に相当し、図2の回路と同じ土俵で比較することができるわけです。
ロー・ノイズになっているのは、ゲイン段を多段で構成すると、前段の増幅段のゲインで信号レベルが増大するため、その後段で発生するノイズは相対的に(見かけ上)低くなることがしくみです。2段目以降の影響度が低減しているわけです。
だいぶノイズ特性が良好になってきました。しかしここまでは𝐴=+1のケースで良好だった結果に合わせて、𝑄値の大きいものから並べてありました。𝐴=+2のケースでも、𝑄値の大きいものから並べたほうが高性能なのでしょうか…。



ううむ…、なかなか思い通りの展開にいかないぞ(汗)
私の思い描いていたこの回路ノートのストーリー展開として、図15のようなものがありました…。
多段アンプのノイズ特性は初段アンプの特性が支配的になる
これまで示してきたように、カスケードに多段で構成されたゲイン段では、前段の増幅段のゲインで信号レベルが増大するため、その後段で発生するノイズは相対的に(見かけ上)低くなります。そのため全体のノイズ特性(𝐹𝑇𝑂𝑇; Noise Factor, 𝑁𝐹𝑇𝑂𝑇; Noise Figure)
の各段のノイズ特性(𝐹1,𝐹2,𝐹3)の影響度は、前段のアンプのゲイン(𝐺1,𝐺2)で割られることになります。ただし
もしくは
ここで𝐹は真値となるNoise Factor、𝑁𝐹はdBで表されるNoise Figure、𝐺𝑛は各段のゲインです。𝑆𝑁𝑅𝐼𝑁,𝑆𝑁𝑅𝑂𝑈𝑇はそのアンプの入出力でのそれぞれのSNR (Signal to Noise Ratio)です。𝐺𝑛は電力増幅率として考えるもので、電圧増幅率𝐴𝑛とは
という関係になります。
これに基づいた有名な回路設計の定石、「初段アンプのノイズ特性が支配的になる」というものがあります。このため初段アンプにLNA; Now Noise Ampが用いられるのです。
OP アンプ番号 | 𝑄値の大きい順 | 𝑄値の小さい順 |
#1(初段) | 321.5nV | 204.73nV |
#2(2段目) | 248.39nV | 179.86nV |
#3(出力) | 185.89nV | 215.23nV |
多段(高次)フィルタのノイズ特性も初段の特性が支配的になる??
これをアナロジーとして考えれば、6次バタワース型LPFのノイズ特性も、式(1)のように初段LPFのノイズ特性が支配的になるはずです。そしてこれまでのことも考えれば
- サレン・キー型LPFの𝑄値が「小さい」ほうがLPF自体のノイズは少ない
- ここでは各段のサレン・キー型LPFはゲインを持たせている(𝐴=+2)
- 図15から初段のノイズ特性が支配的になるなら、初段LPFの𝑄値が「小さい」ほうがノイズ特性が良好になるはず
そこで𝐴=+2で、𝑄値の「小さい」ものから昇順に並べるとどうなるか、シミュレーションで確認してみたいと思います。
シミュレーション結果を表3に示します。なんと…、𝐴=+2においても表2と同じく、𝑄値の「大きい」ものから並べたほうが、ロー・ノイズを実現できる結果になってしまいました…。つまり、この例では答えは逆で、
- 𝑄値の「大きい」ものから並べたほうが、ロー・ノイズを実現できている(あくまでもこの例では、ですが…)
ということです。「とほほ…」です。私は図15の「初段アンプのノイズ特性が支配的」ということが頭にあり、それが思い描いていたこの技術ノートのストーリー展開でした。しかしあいにくここまでの結果は「そうはさせまじ」という展開になってしまっているのでした…。
この理由は、各段(とくに初段)のゲインが低いために、初段で増幅された信号レベルが後段のノイズ・レベルを圧倒しきれていないことが挙げられます。
そこで初段のゲインを十分大きくしたときに、どのようなノイズ特性が実現可能かを検討してみましょう。
初段のゲインを十分大きくしたときにはどのようなノイズ特性になるだろうか
初段のゲインを十分大きくしたとき、まずどのように初段を構成すればロー・ノイズな特性が得られるかを考えます。サレン・キー型LPFのノイズ特性としては、表2と表3から異なる𝑄ごと、𝐴=+1と𝐴=+2の条件で比較してみると、𝑄ごとでは𝑄の低い𝑄=0.518、𝐴ごとでは𝐴=+1のほうがロー・ノイズになっています。これを初段として採用します。
これで図16のような回路をつくりました。サレン・キー型LPFとしてゲインを持たせてもいいのですが、まずはしくみを確認するだけなので、初段LPFのあとに10倍のゲイン段をVCVSで設定しました。全体で10倍のゲインがありますので、出力には1/10 = 0.1の補正回路を(入力換算の結果を得られるように)VCVSで入れてみました。
このシミュレーション結果(全ノイズ電圧実効値:rms値)を図17に示します(172.25nVrms)。おお!予想どおりの結果が得られます(ウキウキ)。
といっても、表2の𝑄値の「大きい」ものから並べたほうの結果、185.89nVrmsとたいして変わりませんね…。「ううむ…、なかなか思い通りの展開にいかないぞ(汗)」という感じです。





気をとりなおして、「まあ、理論どおり特性が良好になるのだろうし。では実際の回路に変えてみるか」とばかりに、実回路として図18のように(図16のVCVS で作ったゲイン段を実際の回路にすべく)、初段のサレン・キー型LPFを𝐴=+10としてみました。出力には1/10 = 0.1の補正回路を(入力換算の結果を得られるように)入れてあります。
このシミュレーション結果(全ノイズ電圧実効値:rms値)を図19に示します。ノイズ・レベルが229.75nVrmsで大きくなっています…(またまたトホホ…)。
結局はLTspiceのシミュレーションで順番をいれかえたシミュレーションを行い、どちらが良いかを確認する必要あり
ホント、「ううむ…、なかなか自分の思い通りの展開にいかないぞ(汗)」という感じですね(笑)。詳細は未検討ですが、シミュレーション結果を見てみると、サレン・キー型LPFの動作ゲインを上げていくと、それに応じて入力換算ノイズも増大してくるようです…。結果的にこの技術ノートの検討では、各段のゲインを𝐴=+2として、𝑄値の「大きい」ものから並べると一番良好なロー・ノイズ特性を実現できる、という結果になりました。
これらのことから痛く分かることは、結局はLTspiceのシミュレーションで、各段のゲインを変更したり、順番をいれかえたりしてシミュレーションを行い、どれが良いかを確認する必要があるということです。「LTspiceで便利に出来ますよ!」とはいえますが、一発ホール・イン・ワンで最適なノイズ特性を実現するということは難しそうです…。
サレン・キー型LPFの弱点は
ノイズ特性は多重帰還型LPFよりも、サレン・キー型LPFを利用したほうが良好だということが、ひとつ前の技術ノートの検討で分かりました。それでは「サレン・キー型LPFがベスト」となるのでしょうか。
サレン・キー型LPFには「跳ね返り」の問題があります。それを少しここで示しておきましょう。
図20にAD8091でサレン・キー型LPFを構成したときのフィルタ特性を示します。130kHz付近でフィルタ特性の跳ね返りがあることが分かります。これはOPアンプのオープン・ループ・ゲインが低減してくるあたりで、フィルタとして動作すべきOPアンプの能力が得られなってくることが原因です。
このようすをLT1128でも検討してみます。図21はLT1128でサレン・キー型LPFを構成したフィルタ特性です。AD8091と比較しても低い周波数で跳ね返りがあることが分かります。
一方、図22はAD8091で多重帰還型LPFを構成したフィルタ特性です。図20や図21で見られた跳ね返りが生じていません。このように阻止域(ストップ・バンド)での特性は多重帰還型LPFのほうが良好なのです。サレン・キー型LPFに弱点があることが分かりますね。



まとめ
今回の技術ノートでは、多段にカスケード(直列)接続された高次LPFで、ノイズ特性を最適化するにはどうするのが良いかを検討してきました。
いろいろ示してきましたが、結局は大変残念なことにホール・イン・ワンで最適化する方法はなさそうだという結論に至ってしまいました。LTspiceのシミュレーションで、各段のゲインを変更したり、順番をいれかえてシミュレーションを行い、どれが良いかを確認する必要があるということです。
今回はLTspiceでアクティブ・フィルタのノイズ解析の一例をお見せしたわけですが、それでもなお、おなじようなかたちで、LTspiceを用いて多岐の回路のノイズ特性を確認することができるわけです。
著者について
1963年千葉県生まれ。1985年第1級無線技術士合格。1986年東京農工大学電気工学科卒業、同年電子機器メーカ入社、長く電子回路設計業務に従事。1994年技術士(電気・電子部門)合格。2002年横浜国立大学大学院博士課程後期(電子情報工学専攻・社会人特別選抜)修了。博士(工学)。2009年アナログ・デバイセズ株式会社入社、現在に至る。2018年中小企業診断士登録。
デジタル回路(FPGAやASIC)からアナログ、高周波回路まで多...
デジタル回路(FPGAやASIC)からアナログ、高周波回路まで多...
この記事に関して
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}