マルチ電圧システムにおける監視回路

2010年02月18日

99.00K

要約

プロセッサの複雑化とともに、適切な動作の保証がますます必要となり、もっと多くのことが監視回路から求められています。

マルチ電圧監視回路によりパワーオンリセット、適切なシーケンス制御、および連続的な電圧モニタリングが可能です。
今日の最新プロセッサの低電圧に必要な条件として新しい低電圧モニタの使用が求められています。
最新の監視回路により、ウォッチドッグタイマ、マニュアルリセット入力、およびパワーフェイルコンパレータなどの付加的な機能も可能です。

部品の高密度化とプロセッサの高速化によりコア電源の低電圧が必要となり、マルチ電圧システムが登場し始めました。このシステムの最初のものは、ロジックおよびコアのデュアル電圧設計でした。FPGA、カスタムASICその他の製品における進歩によって、第3、ときには第4の電圧レベルが追加されました。マキシムの監視回路ICは、ますます複雑化する製品の開発に遅れを取ることなく、複雑なマルチ電圧システムの監視および制御を可能にしてきました。

マルチ電圧監視

マルチ電圧システムの場合、パワーオンリセット(POR)信号を生成する最も簡単な方法は、3.3Vまたは5Vのロジック電源を監視する方法です。パワーアップ時、ロジック電圧がスレッショルドを上回ると、監視回路はプロセッサの順序付けられたオンの仕方を保証するためにリセット期間を開始します。プロセッサの電源電圧が仕様内にある(通常動作時)限り、監視回路はその電圧の過渡および電圧低下状態の監視を続けます。

しかし、より低いレベルのコア/電源電圧で動作するデバイスの完全性についてはどうでしょうか？これらのレベルはリニアまたはスイッチング電源から作られます。したがって、どのような方法で、リセット期間が経過するまでの間これらのレベルが仕様範囲にあると想定することができるでしょう？マルチ電圧設計で1つの電圧を監視するだけでは、不適切に給電されたデバイスがバスをロードし不安定な方法で応答するかもしれないリスクが検出されないままになり、ソフトウェアをそのあらかじめ決められた順序から外れさせてしまう可能性があります。したがって、信頼性の高い設計の優れた基礎はすべての電圧の監視能力を備えている必要があります。

現行の監視回路では、出荷時設定スレッショルドまたは出荷時および抵抗設定スレッショルドの組合せのいずれかを使用して、2～3、さらには4つの電源を監視することができます。出荷時設定スレッショルドは通常、監視対象電圧レベルより低く50mV～100mVの増加量で使用可能であるため、監視回路はそれに指定された耐圧に基づいて選択されます。たとえば、監視回路ファミリが3.3V、3.08V、2.93V、および2.63Vのスレッショルドを指定する場合、このデバイスの型番は希望の電圧およびそれに対応するサフィックスを表記することによって構成されます。

出荷時設定の監視回路は、スレッショルド設定用の外付け部品が不要なシングルチップデバイスです。スレッショルド用の抵抗分圧器が無いことにより、電力損失の発生源も除きます。その一方で、抵抗設定可能なデバイスはアプリケーション特定のデバイスを回避したいエンジニアに向いています。ひとたびお客様の会社が特定の監視回路が適切と判断したら、お客様は1つまたは2つの抵抗を置き換えることによってそのスレッショルドを簡単に変更することができます。単一電源システムの場合は、その他の入力をディセーブルした後に同じマルチ電圧監視回路を使用することができます。

マルチ電圧システムにおける低電圧監視回路

5.0V～3.3Vから2.5V～1.8Vへのロジックレベルの移行により、最低0.9Vの電圧を監視可能な監視回路の必要性が生まれています。このような監視回路は、高い電圧レベルが常に使用可能であるとは限らないため、1.8Vから直接動作しなければなりません。アクティブと非アクティブ状態間の微小な差も、有効なリセット動作を1.0V以下の電源レベルまで維持する必要を生じます。低電圧システムの重要なもう1つの特長は、電源電圧の短期間の過渡を除去する能力(優れた過渡耐性)です。多くのデータシートには、過渡期間対オーバードライブ電圧のグラフが記載されており、これを使って、設計者は電源に固有のノイズ特性を検討することによって有害なリセットを回避することができます。

デバイスの動作および特長

現在使用可能な既成の監視回路ICファミリは、非常に柔軟にシステムニーズを満たしています。マルチ電圧監視のほか、これらのICは、設計をより堅牢なものにし、ハードウェアおよびソフトウェアにおける過渡状態の影響を少なく抑える特長を備えています。監視回路を選択する場合、以下の各事項の考慮が重要となります。

リセット期間：

リセット期間は、リセット出力がローに保たれている間、リセットスレッショルドを超えるすべての監視対象電圧の立ち上がりに続いて起こる遅延間隔です。一般的な値は140msec (min)です。したがって、リセットピンはすべての監視対象電圧が各スレッショルドより上昇した後、最低140msecの間アクティブのままとなります。Resetコマンドにより、ソフトウェアが順序付けられたスタートアップを開始する特定のコード位置に来ます。

また、リセットは低電圧、マニュアルリセット、またはウォッチドッグタイムアウトに応答した場合も発生します。リセットは、コードを初期化し、それによってプロセッサが低電圧またはソフトウェアバグによって破損可能性のあるコードを実行するのを防止します。プロセッサの仕様が許す場合は、リセット期間を増減するとさらに最適になる場合があります。現行のデバイスでは、1ミリ秒～1.2秒範囲のリセット期間が可能です。

また、リセット期間により電源電圧、水晶、および位相ロックループ(PLL)の安定化も可能になります。水晶およびPLLはリセット期間の持続時間に対して最も大きい効果を持っています。PLLのない20MHzの水晶は短いタイムアウトを使用することができますが、PLLで20MHzに位相ロックされた32kHz水晶位相ロックは、より長いタイムアウトを必要とします。

リセット出力：

大部分のアプリケーションではアクティブロープッシュ/プルリセット出力が適切ですが、他の出力タイプも使用可能です。監視回路が従来の8051製品に関連付けられたRC遅延に取って代わるアプリケーションの場合、監視回路はアクティブハイプッシュ/プル出力またはアクティブローオープンドレイン出力、あるいはその両方を備えています。

一般に、オープンドレイン出力の方がよりフレキシブルです。これらは、単純なワイヤードOR接続を可能にし、さまざまなシステム電圧で動作するデバイスとのインタフェースを容易に構成します。オープンドレイン出力により、複数のソースによって競合なしでReset出力をローに引っ張ることができます。このフレキシブルなことに対する代償は外付けのプルアップ抵抗です。

単一電圧システムのプッシュ/プル出力は単純ですが、マルチ電圧システムのプッシュ/プル出力はもっと注意が必要です。たとえば、3.3Vおよび5.0V電源の監視に使用されるデュアル監視回路を考えます。2つの内蔵電圧モニタの場合、これは1つのプッシュ/プルリセット出力を備え、グランド～3.3Vラインまたは(別のバージョンでは)グランド～5Vラインの範囲を振ることができます。この場合は、電圧振幅がプロセッサのリセット入力に対応するバージョンを選択します。あるいは、デュアル監視回路は、2つの出力を備え、1つは3.3Vモニタ、１つは5Vモニタに関連付けられています。各出力が各対応する監視対象ラインまで振幅するバージョンか、両方が同じラインまで振幅するバージョンを選択することができます。

負方向の過渡耐性：

ノイズの多いディジタル環境では、リニアレギュレータまたはスイッチングコンバータによって生成されたかどうかに関係なく、電源電圧に電圧過渡が発生することがあります。主な目的は、電源電圧の連続監視を維持しながら、通常動作時の有害なリセットを回避することです。デバイスリセットを引き起こす過渡オーバードライブの振幅および期間の組合せに関するガイダンスがグラフ(標準デバイスのデータシートで入手可能)で提供されています(図1)。

図1. MAX6381の標準過渡期間対オーバードライブ(グラフ)

見て分かるように、50µsec、50mVの過渡はデバイスをリセットしません。リセットはより長い期間またはより大きい振幅の過渡の場合にのみ発生します。したがって、このグラフにより非常に有害なリセットを回避する手段がわかります。高レベルの過渡除去を備えた監視回路は、フィルタをあまり必要としない低コストの電源の使用も可能になることに注意してください(プロセッサが結果として生じる電源電圧変動に耐えることができることを前提にしています)。

ウォッチドッグタイマ：

ウォッチドッグタイマはソフトウェアが適切に実行されているかチェックします。ソフトウェアがバグまたはハードウェア障害によって引き起こされたループで動けなくなった場合、ウォッチドッグタイマはプロセッサをリセットして、プロセッサが自身を再初期化することができます。リセットを回避するには、ソフトウェアが、各タイマー期間が終わる前にウォッチドッグ入力のエッジ遷移を発生する必要があります。エッジ遷移(アクティブローまたはハイ入力ではなく)は、ロックされたプロセッサ出力が原因でウォッチドッグをディセーブルする可能性を取り除きます。タイマーリセット(エッジ遷移)は、タイムアウト期間が経過する前にウォッチドッグのリセットを保証するソフトウェア内の位置に配置する必要があります。

ウォッチドッグタイマを実装する技法は、スタックループの可能性を排除するようにタイマーリセットを配置することです。役に立つヒントは、シーケンスの1つのルーチンではローからハイへの遷移、次のルーチンではハイからローへの遷移を強制することです。すると、ルーチンの1つでソフトウェアがスタックするとリセットが発生します。1つのサブルーチン内にロー-ハイ-ローパルスを配置すると、リセットが生成されないため、ソフトウェアがロックされたままになる可能性があります。

プロセッサを拡張パワーアップおよび安定化要求に対応させるために、一部の監視回路ではより長い初期ウォッチドッグ期間が可能です。より長い期間によって、後続のより短くてより厳密なウォッチドッグ間隔を実行する前に、プロセッサが自身を初期化して設定するための時間が可能になります。

マニュアルリセット：

マニュアルリセットにより、ユーザーおよび機能テストデバイスに、プロセッサをリセットするためのアクセスしやすい手段の使用が可能になります。いくつかの監視回路製品では内蔵プルアップ抵抗によるアクティブロー入力が可能で、これによって、外付け抵抗を不要にし、単純なスイッチインタフェースを可能にします。マニュアルリセット入力に関係付けられたもう1つの仕様はグリッチ除去です。意図しないまたは有害なリセットを回避するために、入力は短期間のグリッチを除去する必要があります。そのようなグリッチ除去回路は、意図しないリセットを防止するだけでなく外付けのスイッチデバウンス回路も不要にします。

マニュアルリセットは通常、リセット期間をトリガします。ただし、テスト時間を短縮するために、リセット期間を短くする必要があります。MAX6390のICは、標準リセット期間の約1/8の期間でこの問題に対処します(MAX6390D4の場合、マニュアルリセットパルスは140msec (min)で、リセット期間は1.12secです)。

レベルセンシティブなマニュアルリセット入力に加え、一部のアプリケーションは、マニュアルリセット入力がローに保持される長さに依存する期間ではなく固定期間の間プロセッサがリセットされることを保証するエッジセンシティブな入力を必要とする場合があります。この能力は、製品の実装および試験時間を短縮するのに役立ちます。

過電圧および負電圧の監視：

自己テストを実行する医療や安全関連の装置の場合、過電圧と低電圧状態の両方の検出をイネーブルする監視回路が使用可能です。これらのデバイスは、監視対象電圧がスレッショルドを超えたときにリセットを強制する抵抗設定可能な入力を備えています。低電圧状態と同様に、過剰電圧はファームウェアおよびハードウェアに予期しない結果を引き起こす可能性があります。プロセッサをリセットに強制すると、危険となり得る状態が軽減されます。

アナログ出力障害はさまざまな形で発生する可能性がありますが、単純な負電圧モニタによって、あらかじめ決められた電源電圧が存在し仕様範囲内にあることを確認することができます。たとえば、-5Vまたは-15Vラインを持つアナログモジュールは多くの場合、有効性を検証するための電源電圧フィードバックのないアナログ出力を備えています。幸いなことに、過電圧モニタは負電圧も監視することができます。過電圧のケースについては、電源電圧は電圧とVcc間の外付けの抵抗分圧器によって検出されます(図2)。

図2. MAX6347を使用した負電圧モニタ

電源シーケンス制御：

ラッチアップを防止して、パワーアップ時の信頼性を最大化するために、マルチ電圧システムは多くの場合、VI/OからVcoreへまたはVcoreからVI/O電圧へのシーケンス制御またはトラッキング要件を備えています。トラッキングは一般に、I/Oおよびコア電圧が同時に立ち上がらなければならないこと、および(通常は)コア電圧がI/O電圧を0.30V以上超えることができないことを意味します。シーケンス制御は一般に、I/O電圧がコア電圧より前に立ち上がらなければならないことを意味します。システムは、I/O電圧とコア電圧の立上りの間の遅延期間も規定することがあります。

2電圧システム(I/O = 3.3Vおよびコア = 2.5V)のシーケンサの1つのタイプは、3.3V電源を監視する単一電源監視回路を採用しています。この電圧がスレッショルドを上回った場合、監視回路は遅延してから外付けのpチャネルMOSFETをエンハンスします(図3)。この手法は、小電流アプリケーションではコスト効果が高いですが、大電流の場合は低Vgsスレッショルドを持つ低Rdson p-FETのコストは高価になる可能性があります。

図3. MAX6347を使用した電源シーケンサ

大電流アプリケーションの場合、チャージポンプ内蔵の専用電源シーケンスがより効果的な場合があります。前述の例の場合のように、この回路は電源電圧を監視し、2次電源を与えるために外付けFETを動作させます。しかし、このICデバイスによりpチャネルデバイスより安価なnチャネルFETの使用が可能です。内蔵チャージポンプは、5.0VのVgsを供給し、2次電源に給電するn-FETが完全にエンハンスします。n-FETは安価であるだけでなく、そのRdsonが大幅に低くなります。

たとえば、MAX6819およびMAX6820は外付けのチャージポンプコンデンサが不要なSOT-23電源シーケンサです。MAX6819は、200msecの固定遅延を備え、MAX6820は可変遅延を備えています。外付けのコンデンサは次の関係に基づいて遅延を設定します。

t_DELAY(sec) = 2.484x10^-6(Cset).

また、これらのICは2つ以上の電源電圧を持つアプリケーションにおいて単純なシーケンス制御を可能にします。全電源をシーケンス制御するために、追加の電源電圧ごとに1つのシーケンサを単純に追加します(図4)。

図4. 追加電源のシーケンス制御

パワーフェイルコンパレータ：

システムが電力損失または低バッテリ電圧の初期警告を可能にする必要がある場合、ロジックレベルリセット回路およびパワーフェイルコンパレータを内蔵する監視回路を選択することができます。たとえば、MAX6342ファミリICの場合、リセットスレッショルドは出荷時にトリムされます。外付けの抵抗分圧器が電力損失または低バッテリ検出のスレッショルドを設定します。このスレッショルドが1.25Vであるため、1.25Vの最小スレッショルドでVccを上回る/下回る電圧を監視することができます。追加の電源電圧の場合、他のコア電圧を監視する2次監視回路の使用を可能にするオープンドレイン出力を備えたデバイスを選択します。

電圧検出：

システム内の全電源電圧を監視する重要性は強調しても強調しすぎることはありません。これは、フィードバックを介して、またはプロセッサのリセットピンを駆動する監視回路によって実行することができます。フィードバックは、システム電圧を測定するA/Dコンバータ、またはデバイスの機能を監視するソフトウェアルーチンの形にすることができます。いずれの手法の場合も、エンジニアに基板上の適切な電力を保証します。

もう1つの単純な手法は、電圧ディテクタを使用して同じ結果を達成します。電圧検出は問題がある電源電圧を示すため、監視回路よりも情報量が多い可能性があります。監視回路は通常、全電圧をOR接続して単一のリセットを発生します。一方、マルチ電圧ディテクタは通常、問題の原因を判断するために個別検討可能なオープンドレイン出力を提供します。独立したオープンドレイン出力を持つクワッド電圧モニタが使用可能です。このようなデバイスは、抵抗設定可能なスレッショルド、および1.8V/2.5V/3.3V/5.0V/-5.0Vの電源電圧に対応する出荷時設定のスレッショルドも備えることができます。内蔵の高精度電圧リファレンスおよび内蔵の分圧器がこれらのICを超小型にします。