ポータブルCPUコアの電源

著者 Len Sherman

2000年09月20日

112.00K

要約

これまで、CPUやその他の高密度ロジックに電源を供給するのは難問とされてきました。技術の進歩によってコンピュータ作業に必要な電力が低減すると思われていた時期もありましたが、技術が急速に進歩しても、コンピュータ能力への要求の高まりが技術的改善の成果を吸収してしまうのが現状です。このコンピュータ能力への欲求は、特にノートブックコンピュータにおいて顕著です。ワット当たりのコンピュータ能力の急激な成長にもかかわらず、ノートブックコンピュータのバッテリ寿命の伸びは鈍いものとなっています。

この性能の足踏み状態が技術の進歩に歩調を合せる必要から来ているのか、あるいはその逆なのか、いずれにせよ、ポータブル機器の消費電流を大きくすることが必要なために設計者は新しい電源技術を学ばざるを得なくなっています。本稿では、こうした新しい技術のいくつかを紹介します。

寸法の小型化により、CPU、DSP、その他の大規模ロジックデバイスの電源電圧は一貫して低下の一途をたどっています。現在は+1.5V～+2.5Vの範囲ですが、近い将来に1Vに達すると見られます。これほど低い電圧を高い効率で生成することは、特に10A以上の大出力電流の場合には困難です。

殆どの電子回路設計においては、有効な電源を設計するために、コストおよび部品点数、効率および熱的挙動、回路のサイズおよび過渡性能(負荷ステップへの応答等)など、数多くの互いに矛盾する目標値の間で妥協をはかる必要が出てきます。バッテリ寿命はポータブル(バッテリ駆動)機器だけの問題ですが、熱の浪費(即ち効率)はバッテリおよびAC駆動機器の両方にとって重要な課題です。

狭い負荷レギュレーション + 高速応答 = 勝ち目なし

今日のCPUコアは、非常に狭い負荷レギュレーションを必要とします。最近まで、主要なCPUメーカはそれだけを要求していました。しかし、電源電圧の低下と共に消費電流およびクロック周波数が増加した結果、電源への要求が厳しくなりました。これは負荷ステップ挙動において特に顕著です。こうした厳しくなる一方の性能リミットに適合することは困難かつ高価であるため、電源設計に対する新しい考え方が求められています。大負荷電流と大負荷トランジェントからくる結果の一例として、プロセサの周りがコンデンサの「畑」になってしまい、設計のサイズとコストの増加につながっています。

これらの問題、および最高速のスイッチモードレギュレータでも突然の負荷ステップに起因する瞬間的な出力ドロップには対応できないという事情により、考え方(および仕様)の変更を余儀なくされています。今日のCPUの速度におけるステップ応答に対応するには、出力コンデンサが全ての重荷を背負わなければなりません。さらに、負荷レギュレーション仕様が狭くなったためにオープンループ利得が大きくなり、安定性を維持するためにより大きな出力容量が必要になっています。このため、負荷レギュレーションに対する要求を何らかの手段で緩和することができれば、部品点数の減少やその他の面で非常に助かります。

標準的なDC-DCコンバータの負荷ステップへの応答(図1)は、5つの要素からなっています。

瞬間的なドロップ。その大きさは、負荷電流ステップの増加と出力コンデンサの等価直列抵抗(ESR)の積に等しくなっています。
瞬間的なドロップの後、DC-DCコンバータが応答するまでに電圧の落ち込みが見られることもあります。この時、コンデンサが負荷電流を供給するにつれてコンデンサ電圧が低下します。
電圧回復期間。インダクタがオンに切り替って負荷電流を供給し、出力コンデンサを再充電する期間です。
｢ESRステップアップ｣。負荷が除去された時に生じます(瞬間的なドロップの逆の効果)。
いくらかのオーバシュート。これは、最初のインダクタパルス(負荷の降下の後)に蓄えられていたエネルギーが出力容量に移行する時に起こります。

要素2、3および5は、慎重な設計およびDC-DCコンバータの賢明な選択によって最小限に抑えることができます。しかし、瞬間的な電圧ステップ(1および4)は、出力コンデンサのESRを減らさない限り減少させることができません。レギュレータの応答が速ければ、初期のステップの後で迅速に出力を引き上げることができますが、初期のドロップそのものを止めることはできません。最も速いDC-DCコンバータ(例えばMAX1711は100ns以内に応答)でも、600MHz以上の速さで動作するCPUクロックによる負荷トランジェントに対応するには遅すぎます。

図1. この波形は過渡負荷ステップの主な成分を示しています。

電圧ポジショニング

DC-DCコンバータに非現実的な過渡挙動を要求するのが無理なことは明瞭です。600MHzのCPUは、MAX1711の100nsの応答時間の間に60クロックサイクルを生成します。電源電圧が常にESR_COUT × I_{LOAD STEP}だけ低下して、数クロックサイクルの間そこに維持された場合、出力が公称値に戻ることは重要でしょうか？CPUから見た場合、これは重要ではありません。しかし、電源の立場からすると、これは非常に重要なことです。

電源にとっては、負荷のある時の電圧が｢公称値｣に決して戻らない方が好ましいのです。その場合、負荷が除去された時に殆ど2倍の過渡電圧上昇に対応することができます。同様に、負荷が印加された時にも2 倍の過渡ドロップが許されます。図2に、電圧コンバータが負荷ステップにどのように応答するかを示します。

図2. 電圧ポジショニングレギュレータは、各負荷ステップの後で出力電圧を中央の公称値に回復しようとしないため、大きなトランジェント変動が許容されます。このマージンの増加が消費電力を削減し、出力コンデンサ点数を削減します。

こうした考察を基に、CPU電源用の新しいタイプの仕様が工夫されました(図1の灰色のボックスを参照)。公称電圧は1.6Vですが、負荷に依存する落ち込みによって7.5%まで引き下げられることがあります(これは現在のCPUの規格から見てかなりいい加減であると言えます)。また、負荷が完全負荷からゼロに落ちた時に7.5%の上昇が許されます(短時間のパルスのみ)。定常状態における出力電圧は、ノイズおよびリップルを含めて1.65Vを超えないことが条件です。これらの数値は、バッテリ寿命および発熱の低減に関して大幅な改善を実現しつつ、コンデンサ点数を削減することを可能にします。

CPU電源のリミットの拡大を最大限に活用するために、所与の電源の電圧/負荷プロフィールを定義できます。この特性により、制御された形の負荷リジェクション(電圧ポジショニングとも呼ばれます)を実現できます。この場合、出力電圧の位置は負荷電流の関数として決められます。電圧ポジショニングにより出力の落ち込みが許容され、出力を元に戻すためにエネルギーとコストを無駄にすることがなくなります。そのかわりに、出力は負荷電流の増加にしたがって決まった落ち込み方をします。このアプローチは、力づくのアプローチ(より大きな容量とより速いDC-DCコンバータを必要とするわりには利点が限られています)に比べて、トランジェント問題をよりスムーズに扱います。

DC-DCコントローラに電圧ポジショニング能力を付加するには、殆どの場合僅か3つの抵抗しか必要としません(図3)。R4およびR5は設定出力電圧に小さな正のオフセットを付加して、公称1.6V (この例)から1.62Vに引き上げます。R6 (R_VP)は出力と直列で、出力コンデンサの最悪のESRに一致しています。R_VPは、所定の負荷依存性電圧ドロップを挿入する効果があります。

図3. この高効率15A安定化電源は、3つの抵抗R4、R5およびR6 (R_VP)の追加により簡単に電圧ポジショニング回路に転換できます。

I_OUT(A)	C1(µF)	L1(µH)	R6(R_VP, mohm)	R7	C2(µF)	Q1	Q2
7	(2) 10	1	10	I_LIM = V_CC	(2) 220	IRF7807	IRF7805
10	(3) 10	0.68	8	I_LIM = V_CC	(3) 220	IRF7811	IRF7809
12	(3) 10	0.47	7	220 kΩ	(4) 220	IRF7811	IRF7809
15	(4) 10	0.47	5	210 kΩ	(4) 220	IRF7811	IRF7809*

C1 = Ceramic Capacitor, C2 = Panasonic SP series: EEFUEOE221R.
*For continuous 15A load, use (2) IRF7811 or (2) IRF7805 due to thermal limitation of IR7809.

R_VPがフィルタコンデンサのESRに一致していると、出力は初期負荷ステップドロップ(ESR × I_LOAD)だけ落ち込み、負荷が変化しない限りそのレベルに留まります。負荷を低減すると、この電圧レベルは(ΔI × ESR)だけ上昇します。最後のインダクタ放電から短時間のトランジェントパルスの後、そしてコントローラの100ns応答の前(但し許容7.5%リミット以内)に、DCレベルはやはり無負荷電圧(この場合1.62V)からI_LOAD × R_Zを差し引いたレベルに留まります。図4を参照して下さい。

図4. 図3の回路のステップ応答は電圧ポジショニング出力の利点を示しています。

出力と直列に5mΩを付加すると効率が低下します。しかし、これによって重負荷時のCPUの動作電圧も低下するため、消費電力が低減されてバッテリ寿命が改善されます。従来の(ポジショニングしない)レギュレータに比べて、電圧ポジショニング設計を利用した場合、CPUの電力消費が1.38W減少し、全体的な消費電力が0.4W減少します(図5、6)。

図5. この簡略化モデルは電圧ポジショニングの基本を示しています。R_VPがESR (C_OUTの実効直列抵抗)に等しいとき、負荷ステップ(図2)に対する理想的な「矩形波」電圧応答が起こります。

図6. 変換効率を低下させる付加抵抗の存在にもかかわらず、電圧ポジショニング式の回路は電源内およびCPU内の電力消費を低減します。

実効効率

この改善は変換効率を犠牲にして実現するため、電圧ポジショニング式の回路と従来の(ポジショニングしない)回路とを比較する用語があると便利です。この用語「実効効率」は、電圧ポジショニング回路と同等の性能を得るために非電圧ポジショニング回路が必要とする効率です。

電圧ポジショニング式レギュレータの実効効率を求めるには、まず従来の方法[(V_OUT × I_OUT)/(V_IN × I_IN)]で効率を測定し、それから各効率データポイントの抵抗として負荷のモデルを定義します(R_LOAD = V_OUT/I_OUT)。次に、ポジショニングされない出力電圧を使用して各R_LOADデータポイントに対する出力電流を計算します(I_NP = V_NP/R_LOAD、この場合V_NP = 1.6V)。実効効率は各I_NPデータポイントにおいて、ポジショニングされない電力出力(V_NP × I_NP)を電圧ポジショニングされた電力入力の測定値(V_OUT × I_OUT)で割った値として計算されます。数学的には実効効率が100%を超えることがありえますが、まだ実際には達成されたことはありません。