入力直列抵抗付き電流検出アンプの性能

2007年04月05日
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成

要約

このアプリケーションノートでは、ハイサイド電流検出アンプのいくつかの性能特性について説明します。記事中では、これらのアンプの検出入力に直列抵抗を付加して使用する方法について説明しています。この設計アプローチは、高電圧レイル上の検出抵抗にかかる小さな電圧を増幅して、低電圧ADCまたは低電圧アナログ制御ループに供給する必要があるアプリケーションの場合に特に有効です。MAX4173およびMAX4372によるテストデータを示します。

はじめに

機能動作を検討する場合、電流検出アンプはフローティング入力段を備えた計測/差動アンプと考えることができます。すなわち、たとえデバイスがVCC = 3.3Vまたは5Vの単一電源から給電される場合でも、これらの電源レイルをはるかに上回るコモンモード電圧で入力差動信号を増幅することができるということです。電流検出アンプにおけるコモンモード電圧は、たとえば28V (MAX4372およびMAX4173)や76V (MAX4080およびMAX4081)まで可能です。

電流検出アンプが持つこの性能特性は、高電圧レイル上の検出抵抗にかかる小さな電圧を増幅して、低電圧ADCまたは低電圧アナログ制御ループに供給する必要があるハイサイド電流検出アプリケーションに極めて有効です。これらのアプリケーションでは、多くの場合ソースで、すなわち検出抵抗の両端にかけて電流検出信号のフィルタを行う必要があります。これには、差動フィルタ(図1)を使用して「スパイクの多い」負荷電流および検出電圧を平滑化するか、またはコモンモードフィルタ(図2)を使用して、コモンモード電圧スパイクと一時的過電圧に対するESD動作/耐性を強化する設計が考えられます。これらのフィルタは、適切な部品の値を選択することによって正しい動作を実装することができます。しかし、誤った値の部品を選択すると、予想外の入力オフセット電圧および利得誤差が発生する可能性があり、回路性能の劣化につながります。

図1. スパイクの多い負荷電流を平滑化する差動フィルタの回路図。
図1. スパイクの多い負荷電流を平滑化する差動フィルタの回路図。

図2. ESDスパイクとコモンモード過電圧に対する耐性を改善するためのコモンモードフィルタの回路図。
図2. ESDスパイクとコモンモード過電圧に対する耐性を改善するためのコモンモードフィルタの回路図。

どちらのフィルタを使うかの判断

ここで図3に示すMAX4173電流検出アンプを考えます。このデバイスは、チップのRS+およびRS-端子に検出抵抗が直接接続されています。検出抵抗両端の差動電圧は、内蔵のオペアンプ機能によって、ILOAD x RSENSE = VSENSE = IRG1 x RG1という形でRG1の両端に現れます。次にこの電流(IRG1)が、内部の電流ミラーによるレベルシフトと増幅を受けて、出力電流IRGDが生成されます。MAX4173の内部回路は、RGD = 12kおよびRG1 = 6kを実装しています。

したがって、次式が成り立ちます。

VOUT = RGD x IRGD = RGD x 利得 x IRG1 = RGD x 利得 x VSENSE/RG1

RGDとRG1はオンチップ抵抗であるため、それらの実際の値は半導体プロセスの変動が原因で最大±30%も変化するのが普通です。しかし、最終的な利得の精度を決めるのはRGDとRG1の比率であるため、最終的な利得は十分な制御下にあり、製造過程で容易に調整することができます。

図3. MAX4173の内部機能ブロック図。
図3. MAX4173の内部機能ブロック図。

しかし、(図1および図2に示すように)検出抵抗のRSENSE+端とRSENSE-端の間、およびデバイスのRS+端子とRS-端子の間に直列抵抗を挿入して差動/コモンモードフィルタを実装した場合、チップはRG1とRG2が変更されたような挙動を示します。先ほどの等式から、調整済みのRG1を変更すると利得誤差が生じるのは明らかです。さらに、RG1の絶対値は最大±30%も変化する可能性があるため、この利得誤差も±30%変化する可能性があり、複数のデバイス間での制御や予想は不可能です。したがって、この利得誤差を管理するためには、入力直列抵抗RSERIES+がRG1と比較して小さな値であることを保証するのが唯一の方法となります。

さらに、抵抗RG1とRG2の間の不整合が、デバイスの入力バイアス電流によって入力オフセット電圧に「変換」されます。MAX4173およびMAX4372のデータシートに示されているように、バイアス電流IRS-はIRS+の2倍であり、したがってRG1と直列なすべての抵抗(RSERIES+)を、RG2と直列な抵抗(RSERIES-)の2倍にして、入力オフセット電圧を打ち消す必要があります。同様のバイアス電流特性が次の電流検出アンプにも見られます:MAX4073、MAX4172、MAX4373~MAX4375およびMAX4376~MAX4378。したがって、同様の技術を使用して入力抵抗のサイズを変更し、適正な差動/コモンモードフィルタ設計を実現することができます。

まとめと証明

まとめると、検出抵抗およびRS+/RS-両端子間に直列抵抗を用いた入力フィルタから理想的な性能を得ることができるのは、次の条件が満たされている場合です。

  1. RSENSE+とRS+の間の直列抵抗が、RG1に比べて小さな値に抑えられている。
  2. RSENSE+とRS+の間の直列抵抗が、RSENSE-とRS-の間の直列抵抗の2倍である。
最後に、RSERIES+はRSERIES-の2倍であるため、コモンモードフィルタのコンデンサも、目標とするACおよび過渡性能に応じて適切に拡大する必要があることに注意してください。

表1のベンチテスト結果はMAX4173Tを使用して得られたものであり、以上の議論の正しさを示しています。VOSの最小値と最大値は、データシートの最小および最大バイアス電流を使って算出したものです。最小および最大利得誤差は、RG1 = 6kの±30%を使用して算出しました。

表1. MAX4173についての直列抵抗のテスト結果
Table 1

同様に、MAX4372Fを用いて得られたベンチ結果を下の表2に示します(RG1 = 100k)。

表2. MAX4372についての直列抵抗のテスト結果
Table 2

最小および最大利得誤差と最小/最大VOSの計算値の導出方法を下に示します。

元の利得

= 定数 x RGD/RG1 = 20 (MAX4173のTバージョンの場合)
新しい利得
= Constant x RGD/RG1new; RG1new = RG1 + RSERIES+
= 元の利得 × RG1/RG1new
= 20 x RG1/(RG1 + RSERIES+)
利得誤差
= (20 - 新しい利得)/20%
= RSERIES+/(RG1 + RSERIES+)
最小利得誤差
= RSERIES+/(1.3 x RG1 + RSERIES+)
最大利得誤差
= RSERIES+/(0.7 x RG1 + RSERIES+)
RG1 = 6k (MAX4173の場合)

VOS = IBIAS2 x RG2new - IBIAS1 x RG1new

= IBIAS1 x ((2 x RSERIES-) - RSERIES+); where IBIAS2 = 2 x IBIAS1

IBIAS1(min) = 0
IBIAS1(max) = 50µA (MAX4173の場合)

同様の記事が、2007年9月26日の「Planet Analog」 (ウェブサイト)に最初に掲載されています。

最新メディア 20

Subtitle
さらに詳しく
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成