0.4mmと0.5mmのWLP向けPCB設計の検討事項とガイドライン

2013年05月30日

100.00K

要約

ウェハレベルパッケージ(WLP)を採用すると、ソリューション全体のサイズとコストを削減することができます。ただし、WLPのICを使用すると、プリント基板(PCB)のレイアウトが複雑になり、慎重に計画しなければ、設計の信頼性が損なわれることにもなりかねません。このチュートリアルでは、アプリケーションで0.4mmまたは0.5mmピッチのWLPを選択する際のPCB設計上の検討事項や一般的な推奨事項をいくつか示します。

同様の記事が韓国において2011年12月8日に｢EE Times Korea｣に掲載されました。

はじめに

システムレベル回路を設計する際、プリント基板(PCB)の面積に余裕がない場合もあります。設計に必要なPCB面積を削減する1つの方法は、ウェハレベルパッケージ(WLP)のような小型のICパッケージを使用することです。相応に計画すれば、かなりのPCB面積を解放するとともに、コストを節約することもできます。

WLPはシリコン基板上に直接構築され、ボンドワイヤを使用しないため、それ以前のパッケージと比べて大幅に小型化されています。そのため、サイクル時間とパッケージコストを節約することができます。ただし、PCBコストを最低限に保つには、レイアウトに関していくつか検討する必要があります。このチュートリアルでは、WLPを使用する際に従うべき、PCBレイアウト上の一般的なガイドラインをいくつか示します。これらのガイドラインは、製造の信頼性を高めるPCBレイアウト設計を開発する上で役立ちます。

注：1mil = 1/1000in = 0.0254mm

SMDおよびNSMDパッド

どのような回路でも、まず事前に検討する必要があるのはWLPのフットプリントの設計です。WLPの図面から、PCBのフットプリントの作成に必要な情報のほとんど(パッケージの寸法、許容誤差、ピンピッチ)が得られます。WLPのフットプリントを作成する際のもう1つの検討事項は、ICのピンに使用するパッドのタイプです。パッドの選択肢にはSMD (Solder Mask Defined)とNSMD (Nonsolder Mask Defined)があり、その両方を図1に示しています。

図1. WLPのフットプリントを作成する際、ICのピンにSMD (Solder Mask Defined)またはNSMD (Nonsolder Mask Defined)のどちらのタイプのパッドを使用するかを検討

SMDパッドでは、その名称が示すとおり、はんだマスクを使用してはんだボールがはんだ付けされるパッド領域を定義します。この方式では、はんだ付けやはんだ除去工程中にパッドが浮き上がる可能性が小さくなります。ただし、短所として、この方式でははんだボールの接続に使用可能な銅箔の表面積が縮小し、隣接するパッド間のスペースが減少します。そのため、パッド間のトレースの太さが制限され、ビアを使用する際に制約を受けることも考えられます。

NSMDパッドでは、銅箔を使用してはんだバンプがはんだ付けされるパッド領域を定義します。この方式では、はんだボール接続用の表面積が大きくなり、パッド間の隙間も(SMDに比べて)増大するため、トレース幅を広く取ることが可能で、ビアを使用する際の柔軟性が増します。この方式の短所は、はんだ付けやはんだ除去工程中にパッドが浮き上がりやすくなることです。

最も推奨されるパッドタイプはNSMDです。このタイプの方がはんだの接続が強くなり、パッドを覆うように接合部を形成することができます。WLPを使用してPCB設計を始めるときは、両方のパッドタイプを検討し、対象のアプリケーションを念頭に置いて両タイプの長所と短所を秤に掛ける必要があります。単一のWLPフットプリントで両方の方式を使用可能であることに注意してください。

ピッチサイズ

マキシムは、0.4mmまたは0.5mmピッチで提供されるWLPのICを幅広く取り揃えています。ピッチサイズとは、IC上のはんだボール(ピン)間の距離を指します。この距離は、2つの隣接するはんだボールの中心間で測定されます。ピッチが大きいほど、トレースを配線するパッド間のスペースが大きくなります。

0.5mmピッチの設計では、0.4mmの設計に比べて少しだけ大きなスペースが得られます。0.5mmピッチでは、はんだボールの中心間の距離が約19.7milになります。標準的なパッドサイズが8.7milであるため、トレースを配線するパッド間のスペースは11milになります。トレースとはんだボールの間に3.5milの隙間を取ると、2つの定義されたはんだボールパッドの間に約4milの最大トレース幅を確保することができます。1オンスの銅箔を使用して4milのトレースを配線した場合、そのトレースに流す電流は約220mAに制限されます。2オンスの銅箔では、4milのトレースで380mAを駆動することができます。0.5mmピッチのWLPの間隔と寸法を図2に示しています。0.5mmピッチのWLPを使用したPCBレイアウトの例については、マキシムのウェブサイトにあるMAX8896の評価(EV)キットのデータシートを参照してください。

図2. 0.5mmピッチのWLPの間隔と寸法

0.4mm (15.7mil)ピッチの設計は、0.5mmの設計よりも少し工夫が必要になる場合があります。はんだボール間のトレースを配線するスペースがかなり減少するため、制約が大きくなり、柔軟性が低下します。標準的なパッドサイズが7milであるため、トレースを配線するパッド間のスペースは8.7milになります。内部トレースの両側にそれぞれ3milのスペースを確保すると、最大トレース幅として約2.7milしか残りません。0.4mmピッチのWLPの間隔と寸法を図3に示しています。1オンスの銅箔を使用して2.7milのトレースを配線した場合、そのトレースに流す電流は約160mAに制限されます。0.4mmのようにピッチが小さめの場合、厚い銅箔を使用するとトレース幅が銅厚(たとえば、2オンスの銅箔では2.8mil)よりも小さくなるため、問題になることがあります。この場合、エッチング/メッキ工程後に正味のトレース幅が2.7milを下回ることもあります。表1は、一般的なPCB製造用の銅厚に対して推奨されるトレース幅を示しています。

図3. 0.4mmピッチのWLPの間隔と寸法

表1. 推奨されるトレース幅
Copper Weight	Copper Thickness	Recommended Trace Width
0.5oz	0.7 mils	3 mils to 5 mils
1oz	1.4 mils	4 mils to 7 mils
2oz	2.8 mils	8 mils to 10 mils

配線に関する代替手段

WLPのピッチがさらに小さい場合(0.3mm)など、設計上、WLPのパッド間で細いトレースを使用してもうまくいかない場合は、ほかの手段を選ぶこともできますが、それぞれにそれなりの短所があります。1つの選択肢はレーザドリルビアを使用することですが、PCBのコストは増大します。レーザドリルビアが必要になるのは、ドリルビットの最小サイズが10milであることなど、機械式ドリルに設備上の制限があるほか、WLPのICではフットプリントの隣接パッドや対角位置にあるパッド間のスペースに制約があるためです。レーザドリル加工は、ビアをレーザでWLPのパッドに直接あけるか、またはWLPのパッドからオフセットした後に再び埋めることで内層でのトレース配線を可能にするPCB製造工程です。ハイエンドのオーディオアプリケーションや携帯電話のように、アプリケーションのPCBですでにレーザドリルビアが使用されている場合は、PCBのコストが問題にならないことも考えられます。一方、一部の液晶ディスプレイのようにアプリケーションでPCBのコストを引き下げる必要がある場合は、余計なコストを正当化することができないかもしれません。

もう1つ、それほど一般的でない代替手段として、千鳥バンプ配列のWLPを使用する方法があります。WLPチップ上でボールを千鳥配列することによって、太めのトレースを配線する余裕を生み出すことができます。すべてのWLPチップで千鳥バンプ配列が可能であるわけではなく、この方法は設計の初期段階で慎重に計画する必要があります。また、内側や外側のピンがいくつか欠けたWLPバンプ配列を使用することも考えられます。この方法でも、ビアを設けたり、太めのトレースを内層に配線したりするスペースを増やすことができます。この場合も、設計のごく初期の段階で周到に計画するとともに、そのデバイスについて何か二次供給者側の要件が考えられないかどうかを検討する必要があります。

結論

このチュートリアルでは、0.4mmおよび0.5mmピッチのWLPのICを使用したPCBレイアウトの設計に役立つ基本的なガイドラインと設計上の検討事項をいくつか示しました。WLPを使用した設計時の意識を喚起するため、パッドのタイプ(SMDとNSMD)、パッド間の許容可能な最大トレース幅、パッド間の配線に関する代替手段(レーザビア、千鳥配列のWLPなど)を取り上げました。