24ビット同時サンプリングシグマ-デルタADC、MAX11040Kの概要

2009年02月24日
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成

要約

このアプリケーションノートは同時サンプリングシグマ-デルタADCのMAX11040Kの重要な機能に焦点を当てています。このアプリケーションノートは4チャネル同時サンプリング、各チャネルの位相遅れを個別に設定する能力、最大8デバイスまでのカスケード接続、およびアクティブローのFAULTおよびOVERFLOW信号の動作について論じます。このデバイスの評価(EV)キットを使用した実例試験データが示されます。

4チャネル同時サンプリング

MAX11040Kは4つの24ビットシグマ-デルタADCを集積化して4チャネルの同時サンプリングを可能とします。位相の完全性を維持しないマルチプレクサタイプのシグマ-デルタADCと異なり、MAX11040Kは位相情報を記録するだけでなく、ユーザーが個別チャネルの位相を設定することが可能です

図1は4つのADC入力のすべてに同じアナログ信号を印加して(位相遅れなしで)、その結果のサンプリングデータを示します。

図1. 同じ正弦波がMAX11040Kの4つの入力のすべてに印加されています。同時出力が右側に示されています。
図1. 同じ正弦波がMAX11040Kの4つの入力のすべてに印加されています。同時出力が右側に示されています。

各チャネルの個別位相遅れ設定

ユーザーは1.33µsステップで最大333µsまで各ADCチャネルの位相遅れを個別に設定可能です。ADCの各チャネルの位相遅れを設定すると、信号経路でのフィルタ、ディレイラインなどによる固有位相遅れをゼロにすることができます。遅延のステップの大きさはデータレートよりも小さいので、データ収集の後では可能ではない分解能が得られます。

図2はゼロの位相遅れを設定した場合とさまざまな位相遅れを設定した場合のサンプリング出力を示します。両方の場合とも、4つのすべての入力に同じ信号源が接続されています。

図2. 同じ正弦波がMAX11040Kの4つの入力のすべてに印加されています。図2Aは位相遅れがゼロに設定された場合の4つのチャネルからの同時出力を示します。図2Bはさまざまな位相遅れが設定された場合の4つのチャネルからの同時出力を示します。
図2. 同じ正弦波がMAX11040Kの4つの入力のすべてに印加されています。図2Aは位相遅れがゼロに設定された場合の4つのチャネルからの同時出力を示します。図2Bはさまざまな位相遅れが設定された場合の4つのチャネルからの同時出力を示します。

最大8デバイスのカスケード接続

アプリケーションが4チャネルで充分でない場合は、最大8つのMAX11040Kデバイスをカスケード接続することによって32チャネルの同時サンプリングが可能となります。この機能は脳波監視用の複数同時サンプリングチャネルを必要とするEEGなどのアプリケーションに最適です。

図3はデバイスの構成を示しています。

  • 最初のデバイスからのアクティブローのCASCOUT信号は2番目のデバイスのアクティブローのCASCINに供給されます。この設定は2番目のデバイスから3番目のデバイスへの接続およびその後のデバイス接続で同様です。最後に、最後のデバイスからのアクティブローのDRDYOUTはすべてのデバイスがデータの準備を終えたことを示します。
  • 最初のデバイスからのCLKOUT信号は他のすべてのデバイスのXINに供給されます。
  • アクティブローのFAULTとアクティブローのOVRFLWはワイヤードORに構成されます。
図3. 最大8デバイスのMAX11040Kをカスケード接続する構成のダイアグラム
図3. 最大8デバイスのMAX11040Kをカスケード接続する構成のダイアグラム

FAULTおよびOVERFLOW信号

MAX11040Kは入力がそれぞれVREFの±0.88%を超えるか、または6Vを超えると、アクティブローのOVERFLOWおよびアクティブローのFAULT信号を生成します。この機能は電圧飽和またはアプリケーションが過電圧(OV)保護を必要とする場合に、アラームを生成するために重要です。

図4は高速で変化している入力のプロセスを示しています。図5は緩やかに変化している入力を示しています。高速信号に対して、アクティブローのOVERFLOWおよびFAULT信号の遷移はほぼ同時です。信号がスレッショルドをクロスして、アクティブローのOVERFLOWとFAULT信号がローになる前に遅延期間があることに注意してください。信号がハイに戻る前に同様な回復時間が存在します。

図4. 高周波アナログ入力のOV (過電圧)検出および高速で変化する入力からの回復
図4. 高周波アナログ入力のOV (過電圧)検出および高速で変化する入力からの回復

図5. 高周波アナログ入力のOV (過電圧)検出および低速で変化する入力からの回復
図5. 高周波アナログ入力のOV (過電圧)検出および低速で変化する入力からの回復

データの例

以下のデータ例はMAX11040KのEVキットで生成されたものです。

同時サンプリング、プログラマブル位相遅れ、およびカスケードのデバイス設定

図6は2つのADCのブロック図を示します。設定値はさまざまな位相遅れに対して設定されています。120Hzで発生している4VP-PのAC信号が8つの入力(各デバイスで各4入力)に提供されています。各チャネルに対する位相遅れは次のようなコードで設定されています。

CH1 0 0 0µs
CH2 36 36 46.88µs
CH3 2 × 36 72 93.75µs
CH4 3 × 36 108 140.62µs
CH1 4 × 36 144 187.50µs
CH2 5 × 36 180 234.38µs
CH3 6 × 36 216 281.25µs
CH4 7 × 36 252 328.12µs

図6. 2つのMAX11040Kの各ADCにさまざまな位相遅れで入力されています。
図6. 2つのMAX11040Kの各ADCにさまざまな位相遅れで入力されています。

図7図8は図6における2つのMAX11040Kからモニタしたデータを示しています。すべての入力に同じ信号が印加されていますが、その結果の波形は設定された遅延によって位相が異なっていることが分かります。

図7. 図6のデュアルADC設定から得られたデータ
画像の拡大
(PDF、279KB)
図7. 図6のデュアルADC設定から得られたデータ

図8. 図7の拡大図
画像の拡大
(PDF、269KB)
図8. 図7の拡大図

フォルトおよびオーバフローの検出(アプリケーションアシスタンス)

設計者がアクティブローのOVERFLOWまたはアクティブローのFAULTを割込み入力として使用したい場合は、外部にDタイプのフリップフロップまたは内部ラッチがハードウェアとして必要です。アクティブローのSD端子に対してアクティブローのOVERFLOWまたはアクティブローのFAULTがローを入力すると、各信号はラッチされます。割込みコントローラはアクティブローのRD端子をローに駆動して各信号をリセットすることができます(図9)。

図9. OVERFLOWまたはFAULT信号のラッチ
図9. OVERFLOWまたはFAULT信号のラッチ

これまで述べたすべての重要な機能を用いると、MAX11040Kは次の用途に対して理想的です。

  • 電力測定および監視用の3位相プラス中心線
    電圧および電流トランスを用いて、電圧を許容レベルまで小さくし、2つのMAX11040Kをカスケード接続して3位相プラス中心線電圧および電流信号を監視することができます。24ビット精度のシグマ-デルタADCであるにもかかわらず、MAX11040Kは充分なサンプリング速度を備えているため、24高調波(業界標準)を超えて監視します。18ビットに近いENOB (有効ビット数)を備えているため、電気的ノイズおよび大きいトランジエントを捕捉することができて、電源品質の決定に役に立ちます。力率の計算でオフセットを生じる可能性がある位相シフトは位相遅れの設定によって容易に補償可能です。また、OVERFLOWとFAULTは容易に検出および捕捉可能です。

    図10

  • EEG/EKG信号モニタ

    図11

    広いダイナミックレンジを備えているため、2番目の利得段を省略可能で部品点数およびコストを削減し、信頼性が向上します。5次の変調器を備えたシグマ-デルタ方式のMAX11040KはSARや他の方式に比べて優れたノイズ性能を提供します。また、MAX11040Kは脳のさまざまな部位を同時に監視するために位相調整付の32チャネルも提供します。

著者について

Sohail Mirza

最新メディア 20

Subtitle
さらに詳しく
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成