低ノイズAPDバイアス回路

要約

この回路は光通信で使われるアバランシェフォトダイオード(APD)用低ノイズバイアス電圧を生成および制御します。可変電圧はAPDのアバランシェ利得を制御し、光ファイバレシーバの感度を最適化します。この回路は非連続電流モードで動作するインダクタの低ノイズ固定周波数PWMブーストコンバータを採用しています。内蔵MOSFETの低速切替えは高周波スパイクを低減し低ノイズ性能を実現します。完全回路が提供され拡張回路が提案されています。後者は、マイクロコントローラがサーミスタの読取りを行いルックアップテーブルを参照して温度補償できるようにするディジタル制御用のADCを採用しています。

アバランシェフォトダイオード(APD)は、光通信で受信側の検出器として使用されます。APDは高感度で広帯域をもつので、設計者の間で人気があります。APDは、接合間の逆電圧により動作し、これにより入射光線に応答した電子孔のペアーを作ることを可能にします。その後、電子孔のペアーは、印加電界によって掃引され、光線の強度に比例する電流に変換されます。

デバイス接合間に可変逆バイアス電圧を印加することによって、APDの動作中に可変アバランシェ利得を作ります。次には、アバランシェ利得を変化させることによって、光ファイバレシーバの感度が適正化されます。しかしながら、アバランシェ利得の満足できるレベルを達成するために、多くのAPDは、40V～60V範囲の高い逆バイアス電圧を必要とし、中には最高80Vの逆バイアス電圧を必要とするものもあります。

APDの欠点は、アバランシェ利得が温度に依存し、製造プロセスによって変化することです。つまり、APDが一定の利得で動作しなければならない標準システムについては、高電圧バイアスはアバランシェ利得の温度および製造プロセスによる影響を補償するために変化しなければなりません。標準APD供給電圧での一定の利得を達成するために、温度係数は、100mV/℃に相当する約+0.2%/℃に維持されなければなりません。

APD電力供給

APDの温度依存による利得変化を補償するために、電源の出力電圧を調整する方法は多くあります。APDモジュールには、サーミスタのように出力電圧調節のために電源に直接接続できる、温度測定デバイスが含まれています。システムによっては、マイクロコントローラ(µC)が抵抗値を読み取り、その後電源に必要なバイアス調整コマンドを発行します。

APDバイアス電源の回路図(図1)は、断続電流モードで動作するインダクタを用いた低ノイズ、固定周波数PWMブーストコンバータ(U1)に基づいています。スイッチング時間は、多くの場合に存在する高周波スパイクを減少させるように意図的に低減されています。低減されたスイッチング時間は、高周波のdi/dtおよびdv/dt速度を減少させ、周辺回路に対して、PC基板トレース間または部品ピン間の電流ループおよびコンデンサを通じて放射および結合されるノイズを最小化します。

断続電流モードでインダクタを動作させることによって、減衰したインダクタ電流が自然にダイオードをオフにすることを可能にします。MAX5026のスイッチング周波数は500kHz、そして内蔵ラテラルDMOSスイッチング素子の絶対最大定格は40Vです。C3、C4、D2、およびD3によって形成された外部電圧ダブラネットワーク動作によって、回路は最大71Vまでの出力電圧を生成します。

ダブラ回路の動作は次のように機能します。L1が充電中でLXピンがロー(内部DMOS通電中)の時、C2は、オンタイム中、C3へ電荷を転送します。内部DMOSのスイッチがオフ時、インダクタ電流はD1とD3を順方向にバイアスします。すなわち、コンデンサC4に印加される総電圧はVC2およびVC3の合計になります。

MAX5026は、このアプリケーションにおいて次のような利点があります。

• 内部FETでの緩慢な立ち上がりと立ち下り時間によって、結合されたdi/dtおよびdv/dtノイズが最小化されます。
• 断続モードでのインダクタ動作は自然にD1を転流し、このダイオードの逆リカバリによって誘起される高いdi/dtノイズの多くを除去します。
• 固定周波数、500kHz PWM動作により、予測可能で簡単にフィルタされるノイズスペクトラムが発生されます。
• 高度の集積化が低コスト小型化につながります。

5Vの入力で、図1の回路は出力71Vにおいて1mA以上の出力電流を提供します。図2は、制御入力電圧に対する出力電圧調整範囲を示しており、図3は、3つの出力電圧設定に関する効率曲線を示しています。

同回路の出力電圧は次のように設定されます。

V_OUT = [V_REF × (R2 × R3 + R1 × R2 + R1 × R3) - V_C × R2 × R3]/R1 × R3

この場合、V_REF =1.25VでV_Cは制御入力電圧です。

図1の回路には、1mAの負荷電流で71Vにおいて約100mV_P-Pの出力リップルがあります。このレベルは、低コスト電解コンデンサ(10µF、100VニチコンVXシリーズ)と並列に、1µFのセラミックコンデンサ(図4)を置くことによって、20mV以下に改善できます。ノイズをさらに低いレベルに減少させるためには、追加のフィルタリングが必要になるかもしれません。APD電源の標準ノイズレベルは約2mVです。このレベルは、MAX5026の固定スイッチング周波数500kHzを使えばシンプルなLCフィルタを使って容易に達成されます。

図5の回路図は、ディジタル調整可能な出力電圧を備えたAPD電源です。制御ループのµCは、サーミスタ値を読み取り、温度補正を行い、ルックアップ表を使ってサーミスタ曲線を補正し、更に、APDの製造による利得変化についても補償します。このアプリケーション回路では、10ビットDAC (U2)は、出力電圧を25Vから71Vに変化している時、約45mVの分解能を提供します。